[发明专利]减少集成电路制造过程中侧壁堆积的金属蚀刻方法

说明书

本发明涉及半导体集成电路的制造，更具体地说，涉及蚀刻集成电路叠层的方法和装置以使在蚀刻过程中形成的聚合物沉积层在蚀刻以后容易被清除。

在半导体集成电路的制造过程中，元器件(如晶体管、电容器和电阻器)形成于典型地由硅制成的半导体晶片或基底的里面或／和上面。其它晶片，如砷化镓或绝缘体上的硅，也可以被采用。通过蚀刻沉积在晶片上面的金属化层而形成的金属互连线然后被用来将各器件连接在一起，以形成所需的电路。为了便于讨论，图1A是一叠层20的简单截面图(不按比例)，表示典型的半导体集成电路制造过程中形成的各个层。在叠层20的下部示出一晶片100。为了简明起见，晶片包括各种器件。在晶片100的表面上形成有一氧化物或层间介电层102，它典型地是由二氧化硅制成。掺杂或非掺杂硅化玻璃，如BSG、PSG和BPSG，也可以用来形成层间介电层。一底部阻挡层104置于层间介电层102之上，并位于后面将要沉积的金属化层106附近，它典型地是由Ti、TiW、TiN、Ta氮化物、钨碳化物、铬氮化物、铪氮化物、钛碳化物、铪碳化物、钼碳化物或其它合适的阻挡材料制成。底部阻挡层104可能是一单层膜或由多层膜组成的复合层。底部阻挡层(如果有的话)基本上起防止硅原子从层间介电层102向金属化层106扩散，从而提高可靠性的作用。

金属化层106典型地是由铝、铜或任何未知的铝合金(如Al-Cu、Al-Si和Al-Cu-Si)或导电材料形成。叠层20的剩余层可能包括：顶部阻挡层108和110，它们形成于金属化层106之上或附近；一抗反射涂层(ARC)112，它形成于顶部阻挡层108和110之上；和一覆盖的光致抗蚀剂(PR)层114，它形成于抗反射涂层之上。正如本领域的技术人员所知道的那样，抗反射涂层112典型地由Ti、TiN、TiW和／或其它难熔金属组成。一般地，抗反射涂层112在防止光刻工序中所用光的反射或散射方面是有用的，在有些场合，防止小丘长大(例如，如果抗反射涂层是具有一定应力特征的难熔金属)。抗反射涂层本身还可以是有机材料。在有些叠层中，有些不需要抗反射涂层。

叠层20的各层容易被本领域的技术人员理解，可以用多种已有沉积工艺来形成，这些沉积工艺包括：化学气相沉积(CVD，Chemical Vapordeposition)，等离子增强化学气相沉积(PEVCD，plasma-enhanced chemicalvapor depositon)和物理气相沉积(PVD，physical vapor deposition)如溅射和／或电镀。尽管示出的各层是示意性的，但必须指出的是在上、下或层之间还可以有其它另外的层。另外，并非示出的所有层都必须出现，有些或所有的层都可以用多个不同层来替代。例如，在阻挡层和金属化层之间可以沉积一层或多层，而不会消弱阻挡层的功能。

为了生成前面所述的金属互连线，利用合适的光刻技术来为光致抗蚀剂层114构图，接着蚀刻曝露的金属膜。例如，这种光刻技术包括通过使光致抗蚀剂材料曝露于接触式或步进式光刻机和／或X-射线仪中来为光致抗蚀剂层114构图，和使光致抗蚀剂材料显影以形成一构图的掩模，让下面的抗反射涂层，阻挡和金属化层的一定部分曝光。通过这种方法，接着可以用蚀刻剂蚀刻穿过没有被光致抗蚀剂掩模覆盖的下面的层的部分。因此，剩下的金属化材料将形成多个与选择的功能电路图案一致的互连线。

图1B示出了用传统的蚀刻工艺完成的，由图1A所示的叠层20的未蚀刻部分形成的互连线116。这种蚀刻工艺包括反应离子蚀刻(RIE)。互连线116是通过金属化层106的未蚀刻部分形成的。在叠层20的反应离子蚀刻中所用的化学制品包括氯气(Cl₂)和硼的氯化物(BCl₃)。在叠层20的反应离子蚀刻中其它的蚀刻剂化学制品，如HCl、HI、CH₄和／或CHCl₃，也可采用。

在蚀刻过程中，除了垂直蚀刻互连线116的层112、110、106、104和102外，还会发生一些光致抗蚀剂的腐蚀。结果，光致抗蚀剂层114的上表面可能变斜。一些腐蚀掉的光致抗蚀剂材料可能沿着互连线116的侧壁120沉积，所以，聚合物会钝化侧壁。

一般地，侧壁的钝化通常是必要的。例如，已经知道侧壁的钝化可以在蚀刻过程中帮助保持轮廓控制，并防止蚀刻剂底切(undercutting)在其它图形之间的蚀刻的图形。