[发明专利]时钟发生器

权利要求书

1、一种时钟发生器包括：

一个PLL(锁相环路)电路，通过对标准时钟信号进行频率倍乘产生一个输出时钟信号；

一个可变分频器(2)，通过对输入时钟信号进行分频得到供给所述PLL电路的标准时钟信号；以及

一个控制装置(7)，用于有选择地控制所述可变分频器(2)的分频系数。

2、如权利要求1所述的时钟发生器，其特征在于所述PLL电路包括：

一个相位-频率比较器(3)，将反馈信号的频率和相位同所述标准时钟信号的频率和相位进行比较；

一个LPF(低通滤波器)(4)，将所述相位-频率比较器(3)的输出信号中的低频分量滤除；

一个VCO(压控振荡器)(5)，产生对应于所述LPF(4)的输出信号的所述输出时钟信号；以及

一个分频器(6)，通过对输出时钟信号进行分频得到供给所述相位-频率比较器的反馈信号。

3、如权利要求1所述的时钟发生器，其特征在于所述控制装置包括：

一个频率控制寄存器(7)，用于确定频率控制信号的逻辑状态以设定所述可变分频器(2)的分频系数；以及

一个装置，根据所述输出时钟信号所供给的电路的所需工作速度控制所述频率控制寄存器(7)。

4、如权利要求1所述的时钟发生器，其特征在于所述时钟发生器由半导体IC集成电路构成，而所述输入时钟信号由所述半导体IC提供的晶体振荡器提供。

5、如权利要求1所述的时钟发生器，其特征在于所述时钟发生器置于半导体IC的内部，而所述输入时钟信号由该半导体IC外部的电路提供。