[发明专利]快闪存储单元的制造方法有效

专利信息
申请号: 98115229.5 申请日: 1998-06-24
公开(公告)号: CN1099705C 公开(公告)日: 2003-01-22
发明(设计)人: 王琳松;张格荥 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L21/82 分类号: H01L21/82;H01L21/8246;H01L21/8247
代理公司: 北京市柳沈律师事务所 代理人: 陶凤波
地址: 台湾省新竹*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 闪存 单元 制造 方法
【权利要求书】:

1.一种具有分离栅极的快闪存储单元的制造方法,包括以下步骤:

提供一半导体基底,该半导体基底上已设有至少一多层栅极结构,其中该多层栅极结构包括一第一导电层、一介电层、一第二导电层与一氮化硅层;

在该多层栅极结构周围形成一第一间隙壁;

在该多层栅极结构与该半导体基底上形成一第一多晶硅层;

在该多晶硅层的侧边周围形成一第二间隙壁;

以该第二间隙壁作为一掩模,进行离子注入,在该半导体基底中形成一漏极区;

去除该第二间隙壁;

限定掩模,进行离子注入,在该半导体基底中形成一源极区;以及

在该半导体基底与该多层栅极结构上形成一第三导电层。

2.如权利要求1所述的方法,其中,该多层栅极结构的形成方式包括以下步骤:

在该半导体基底上形成一栅极氧化层;

在该栅极氧化层上形成该第一导电层,作为一浮置栅;

在该第一导电层上形成该介电层;

在该介电层上形成该第二导电层,作为一控制栅;

在该第二导电层上形成该氮化硅层;以及

限定掩模,去除部分该氮化硅层、该第二导电层、该介电层、该第一导电层及该栅极氧化层,暴露出部分该半导体基底,形成该多层栅极结构。

3.如权利要求2所述的方法,其中,该介电层为一氧化层/氮化硅层/氧化层结构。

4.如权利要求1所述的方法,其中,该第一间隙壁的形成方式如下:

在该多层栅极结构与该半导体基底上形成一氧化层;以及

进行蚀刻步骤,蚀刻该氧化层,形成该第一间隙壁。

5.如权利要求1所述的方法,其中,该第一多晶硅层厚度约为200~500埃。

6.如权利要求1所述的方法,其中,该第二间隙壁的形成方式如下:

在该第一多晶硅层上形成一氧化层;以及

进行蚀刻步骤,蚀刻该氧化层,形成该第二间隙壁。

7.如权利要求6所述的方法,其中,该蚀刻步骤为各向异性回蚀法。

8.如权利要求6所述的方法,其中,该氧化层厚度范围约为2000~4000埃。

9.如权利要求6所述的方法,其中,该氧化层以四乙基正硅酸盐反应形成。

10.如权利要求6所述的方法,其中,该氧化层以等离子化学气相沉积法形成。

11.如权利要求1所述的方法,其中,该源极区形成步骤还进一步包括下列步骤:

在该多晶硅层上形成一光致抗蚀剂层;

限定掩模,暴露出一欲形成源极的区域;

进行离子注入,形成该源极区;以及

去除该光致抗蚀剂层。

12.如权利要求1所述的方法,其中,形成第三导体层的步骤包括:

在该第一多晶硅层上形成一第二多晶硅层;以及

在该第二多晶硅层上形成一硅化钨层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/98115229.5/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top