[发明专利]快闪存储单元的制造方法

说明书

本发明涉及一种快闪存储单元(FLash Memory Cell)的制造方法，特别是涉及一种具有分离栅极(Split-Gate)的快闪存储单元的制造方法。

只读存储器(Read Only Memory，ROM)为一种永久性存储器(Non-volatile Memory)，所存入的信息或数据不会因为电源供应的中断而消失。可擦除可编程只读存储器(Erasable Programmable ROM，ERPOM)则是将只读存储器的应用推广到可以进行数据的删除与重新写入，但是删除的动作需要用到紫外线，因此EPROM的包装成本较高。此外，EPROM进行数据删除时，将把所有存储于EPROM的程序或数据全部清除，这使得每次做数据修改时，需重新编程，相当耗时。

另一种可以让数据局部修改的可电擦除且可编程只读存储器(Electrically Erasable Programmable ROM，EEPROM)则无此项缺点，在进行数据清除与重新输入时，可以“一个位元一个位元”(Bit By Bit)地进行，数据可以进行多次的存入、读出与清除等操作。而快闪存储器(Flash Memory)的结构与EEPROM相同，只是进行存储清除的工作时，是以“一块接着一块”(Block By Bolck)的方式进行，速度非常的快，约1到2秒之间即可完成存储清除的工作，用以节省时间及制造上的成本。

通常快闪存储单元的栅极包括两层结构，其一为以多晶硅所制作的用来存储电荷的浮置栅(Floating Gate)，以及用来控制数据存取的控制栅(Control Gate)。浮置栅位于控制栅下方，其通常处于“浮置”的状态，没有和任何线路相接，而控制栅通常与字线相接。有关于快闪存储器的文献很多，例如Naruke et al.在1988年于Technical Digest of IEEE Electron DeviceMeeting上发表的论文“A new flash-erase EEPROM cell with a sidewallselect-gate on its source side”所描述的即为一种改进型的快闪存储器。

请参照图1A与图1B，其绘示为根据上述论文，一种快闪存储单元结构的剖面及俯视图。其中，在半导体基底10上有浮置栅11与控制栅12，在侧边有选择栅(Select Gate)13，共同构成具有分离结构的分离栅极14(SplitGate)的结构。在堆叠栅极14两侧的半导体基底10中，分别有掺杂离子的源极区15与漏极区16，选择栅13位于源极区15的一侧，以回蚀法(Etch Back)形成，故平行于控制栅12。这种快闪存储单元的特性是利用选择栅防止不当的渗出电流导致的过度擦除(Over-Erasing)现象，以维持存储器的正常运作。但因为选择栅与控制栅的位置平行，在元件的设计上会有问题；且因选择栅的长度必须固定，所以存储器的特性无法做有效的调整，在数据编程(Program)时有严重的干扰现象产生。

为了解决上述问题，Y.Ma在1994年VLSI技术的专题讨论会上发表的论文“A novel high density contactless flash memory array using split-gatesource-side injection cell for 5V-only application”中，提到另一种改进式的快闪存储器。

请参考图2，其绘示上述论文中的一种改进式快闪存储器的结构剖面示意图。在一半导体基底20上有浮置栅21、控制栅22及选择栅23，共同堆叠成具有分离结构的分离栅极24，在分离栅极24两侧的半导体基底20中，分别形成有离子掺杂的源极区25与漏极区26，其中选择栅23覆盖于控制栅22上方及侧边。这种结构虽然可以改善数据编程时的干扰现象，但在形成选择栅时对于精确的光刻步骤的要求变高，因此会消耗掉大量的空间。

此外，EEPROM存储数据的方式是利用电子的隧穿效应(TunnelingEffect)使电荷存储在浮置栅中，进行编程的操作时，在控制栅和源极/漏极区施以电压，经由浮置栅下的栅极氧化层产生隧穿效应。所提供的栅极氧化层可改变编程所需的电压，若栅极氧化层过薄，则会因为过量漏电而降低存储器的稳定性。

因此，本发明的主要目的就是提供一种具有分离栅极的快闪存储单元的制造方法，以自动对准(Self Aligned)的方式进行离子注入，形成分离栅极结构，省去一道光刻步骤，以简化制作工艺。