[发明专利]中间电压发生电路

说明书

本发明涉及用于产生处于电源电压之间的中间电压的中间电压发生电路，具体地讲，涉及到制作在半导体集成电路上且能产生从所提供的电源电压产生中间电压的电压源。

例如，在未经审查的日本专利出版物第sho.63-12010号(即，12010/1988，此后，称之为传统参考文献)中公开了一种中间电压发生电路。在该中间电压发生电路中，所需的一个基本功能是产生与大电流输出无关的恒定电压。

具体地讲，上述中间电压发生电路通常由中间电压发生部分和输出部分组成。

具体地讲，第一晶体管，N-沟道MOS晶体管，P-沟道MOS晶体管，和第二晶体管依次串联在上述中间电压发生电路中的电压源VDD和VSS之间。另一方面，N-沟道MOS晶体管和P-沟道MOS晶体管均串联在输出部分中的电压源VDD和VSS之间。

如上所述，第一和第二电阻器与MOS晶体管串联。结果，电压变化的响应时间主要决定于负载器件，例如电阻器，其中负载的电阻值是固定的。因此，为了提高抗噪声能力，同时降低噪声的影响，需要降低电阻器的电阻值。

然而，在这中情况下，电流损耗将不可避免地增大。因此，在上述传统中间电压发生电路中，在提高抗噪声能力和降低电流损耗之间存在着一种折衷关系。

此外，需要在栅极串联多个低阻抗MOS晶体管。这是因为在上述栅极上配置高阻抗负载器件是十分困难的。

因此，在半导体集成电路上配置多个MOS晶体管不可避免地会增加布线面积。

因此，本发明的目的是提供一种能够产生与大电流输出无关的恒定电压的中间电压发生电路。

本发明的另一个目的是提供一种能够获得大的驱动能力且电流损耗很低的中间电压发生电路。

本发明的又一个目的是提供一种能够减少布线面积且具有优异的抗噪声能力的中间电压发生电路。

根据本发明的中间电压发生电路主要包括中间电压发生部分和输出部分。

在该情况下，中间电压发生部分产生具有处于第一电压源和第二电压源之间且电压互不相同的第一和第二中间电压的第一和第二信号，并通过第一和第二信号端子输出第一和第二信号。

在该条件下，中间电压发生部分具有第一、第二、第三和第四MOS晶体管。

具体地讲，第一MOS晶体管连接在第一和第二电压源之间，且具有第一栅极和第一漏极。在此，第一栅极连接到第一漏极。

此外，第二和第三MOS晶体管串联在第一信号端子和第二信号端子之间，且它们的导电类型是相反的。

此外，第四MOS晶体管连接在第一和第二电压源之间，且具有第二栅极和第二漏极。在此，第二栅极连接到第二漏极。

另一方面，上述输出部分通过输出端子提供具有位于第一中间电压和第二中间电压之间的第三中间电压的电压输出。

在该情况下，输出部分具有第五和第六MOS晶体管。更具体地讲，第五MOS晶体管具有第三漏极、第三源极和第三栅极。在此，第三漏极连接到第一电压源，第三源极连接到输出端子，第三栅极连接到第一信号端子。

此外，第六MOS晶体管具有第四漏极、第四源极和第四栅极。在此，第四漏极连接到第二电压源，第四源极连接到输出端子，第四栅极连接到第二端子。

根据本发明，中间电压发生电路具有大电流驱动能力且能够提供与大电流输出无关的恒定电压。

此外，在中间电压发生电路中，大电流驱动能力可以在损耗电流较小的条件下获得。此外，噪声抑制能力是极佳的，而且可以显著地降低中间电压发生电路中的布线面积。

图1是显示了传统中间电压发生电路的电路框图；

图2是对图1所示的中间电压发生电路的工作原理进行解释的框图；

图3是对图1所示的中间电压发生电路面临的问题进行解释的框图；

图4是显示了根据本发明第一实施方案的中间电压发生电路的电路框图；

图5是对根据第一实施方案的中间电压发生电路的工作原理进行解释的框图；

图6是显示了根据本发明第二实施方案的中间电压发生电路的电路框图；

图7是显示了根据本发明第三实施方案的中间电压发生电路的电路框图；

图8是显示了根据本发明第四实施方案的中间电压发生电路的电路框图；

图9是显示了根据本发明第五实施方案的中间电压发生电路的电路框图；

图10是显示了根据本发明第六实施方案的中间电压发生电路的电路框图。

参照图1，为了更好地理解本发明，将首先描述传统中间电压发生电路。中间电压发生电路等价于本说明书的序言所描述的传统中间电压发生电路。