[发明专利]结构化方法无效
申请号: | 98116749.7 | 申请日: | 1998-07-31 |
公开(公告)号: | CN1207578A | 公开(公告)日: | 1999-02-10 |
发明(设计)人: | M·恩格尔哈德特;V·维恩里希 | 申请(专利权)人: | 西门子公司 |
主分类号: | H01L21/302 | 分类号: | H01L21/302;H01L21/30;H01L21/82 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 马铁良,王忠忠 |
地址: | 联邦德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 结构 方法 | ||
本发明涉及一种结构化方法,特别是涉及一种难以或不能以等离子体化学或干化学刻蚀的薄层的结构化方法,例如这种薄层是由贵金属,铁电材料以及高的相对介电常数的介电材料所组成。
开发高集成存储器芯片时,如DRAM或FRAM,要求在进一步小型化时,应保持或改善单元电容。为了达到这个目的,采用越来越薄的介电层和折叠式的电容器极板[(夹层式-单元(Trench-Zelle),堆积式-单元(Stack-Zelle))]。近年来采用新型材料来代替惯用的氧化硅类材料,新型材料特别是指介于存储器单元的电容器极板之间的顺电体和铁电体。例如钡锶钛酸盐(BST,(Ba,Br)TiO3),铅锆酸盐·钛酸盐(PZT,Pb(Zr,Ti)O3)以及掺杂镧的铅锆酸盐·钛酸盐或锶铋钽酸盐(SBT,SrBi2Ta2O9)用于DRAM或FRAM存储器单元的电容器。
在此方法中,这些材料通常是沉积在准备好的极板(底部极板)上。该过程是在高温下进行,这样,通常形成的电容器极板的材料,如掺杂的多晶硅,易于被氧化,并失去其导电性能,从而导至存储器单元的损坏。
从良好的氧化稳定性和/或形成导电氧化物看,4d和5d过渡金属,特别是铂族金属(Ru、Rh、Pd、Os、Ir、Pt)和尤其是铂本身以及铼可作为富有希望的候选材料,可能代替掺杂多晶硅作为上述存储器单元中的极板材料。
器件的进一步微型化的结果同样需要对至今在导体线路上采用的铝材料寻找替代材料。这种取代材料应比铝的电阻率小以及有较小的电迁移。铜是其中最富有希望的候选材料。
再者,磁性的“随机存取存储器”(MRAM)的开发需要在微电子线路中磁性薄层(例如Fe,Co,Ni或坡莫合金)的集成化。
为了所述的、至今在半导体工艺中尚未推广的材料能制成集成电路,必须使这些材料的薄层能结构化。
直到目前所用材料的结构化一般是用所谓的等离子体增强的各向异性的刻蚀方法。这里通常应用物理化学的方法,在这些方法中所采用的气体混合物为一种或多种反应性的气体,如氧、氯、溴、氯化氢、溴化氢以及卤素化碳氢化合物和惰性气体(如Ar,He)。通常这种气体混合物在电磁交变场中在低气压下受激。
图4是一个刻蚀室的工作原理图,它是作为一种平行板反应器20的实例。气体混合物,例如Ar和Cl2经过气体入口21进入实际的反应室22,并用泵从气体出口29抽出。平行板反应器的下板24经电容器27与高频源28相连,同时作为基片架,在平行板反应器的上板和下板23,24上施加高频交变电场下将气体混合物转换成等离子体25。由于电子的迁移率大于气体阳离子迁移率,因此上板和下板23和24相对等离子体25来说带负电。因而两平板23,24对带正电的气体阳离子产生强的引力,使这些平板受到这些离子例如Ar+的持续性轰击。在此期间由于气体压力保持较低,典型值为0.1-10Pa,所以离子彼此和与中性粒子只发生很少的散射,同时离子几乎垂直地打在平行板反应器下板24上的基片26的表面上。这样可在处于掩膜下面的基片26的待刻蚀薄层上形成良好的掩膜图象(未示出)。
通常应用光刻胶作为掩膜材料,由于它经过爆光和显影步骤能相对简单的结构化。
刻蚀作用的物理机理部分是通过入射离子(例如Cl2+,Ar+)的动量和动能作用。此外,在挥发性反应物形成的情况下,还由此引发或加强了基片和反应性气体粒子(离子,分子,原子,自由基)之间的化学反应(刻蚀作用的化学机理部分)。基片粒子和气体粒子之间的这种化学反应决定着刻蚀工艺的高刻蚀选择性。
可惜实验表明上所述的,在集成电路中所用的新材料属于化学上很难或者不可能刻蚀的材料,在此过程中,其刻蚀量以及在应用“反应性”气体的情况下,大部分的或者近乎所有的均由刻蚀作用的物理机理部分产生。
由于较少或者缺少刻蚀的化学组分,故待结构化的薄层的刻蚀量与掩膜或底层(Unterlage)(刻蚀中止薄层)的刻蚀量处于同一数量级,也就是说,刻蚀掩膜或底层的刻蚀选择性一般较小(约0.3-3.0)。其结果是,由于顺倾斜侧面的掩膜的侵蚀以及掩膜的难免的刻面形成(Facettierung)(斜切、锥度)只能保证结构形成的较小尺寸的稳定性。此刻面限制了在结构形成时达到最小的结构形成尺寸,以及限制了在待形成结构的薄层上剖面侧壁可达到的陡度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西门子公司,未经西门子公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/98116749.7/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造