[发明专利]层间介电层平坦化制造方法有效
申请号: | 98116851.5 | 申请日: | 1998-08-04 |
公开(公告)号: | CN1239318A | 公开(公告)日: | 1999-12-22 |
发明(设计)人: | 罗吉进;李弘名 | 申请(专利权)人: | 世大积体电路股份有限公司 |
主分类号: | H01L21/31 | 分类号: | H01L21/31 |
代理公司: | 柳沈知识产权律师事务所 | 代理人: | 陶凤波 |
地址: | 台湾省新竹*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 层间介电层 平坦 制造 方法 | ||
1. 一种层间介电层平坦化的制造方法,该平坦的介电层形成一基底上,该方法包括:
形成一衬底氧化层在该基底之上;
形成一硼磷硅玻璃在该衬底氧化层之上;
对该硼磷硅玻璃进行平坦化制造工艺;
形成一上覆氧化硅层于该硼磷硅玻璃之上;以及
形成一氮化硅阻挡层在该上覆氧化硅层之上。
2. 如权利要求1所述的方法,其特征在于,该方法还包括下列步骤,构成并依序蚀刻该氮化硅阻挡层、该上覆氧化硅层、该硼磷硅玻璃、该衬底氧化层至该基底为止,形成一接触窗口。
3. 如权利要求1所述的方法,其特征在于,该氮化硅阻挡层的成分为Si3N4。
4. 如权利要求2所述的方法,其特征在于,该方法还包括沉积一金属钨插塞于该接触窗口中。
5. 如权利要求4所述的方法,其特征在于,该方法还包括形成一导电结构于该金属钨插塞和该氮化硅阻挡层之上。
6. 如权利要求5所述的方法,其特征在于,该方法还包括形成一金属层间介电层的步骤,该形成步骤包括:
形成一第二衬底氧化层于该导电结构之上;
形成一介电系数低的介电层于该第二衬底氧化层之上;
形成一第二上覆氧化硅层于该介电系数低的介电层之上;
对该第二上覆氧化硅层进行平坦化制造工艺;
形成一第二氮化硅阻挡层于该第二上覆氧化硅层之上。
7. 如权利要求6所述的方法,其特征在于,该方法还包括构成及依序蚀刻该第二氮化硅阻挡层、该第二上覆氧化硅层、该介电系数低的介电层以及第二衬底氧化层直至该导电结构之上,形成一层间开口。
8. 一种在一基底上形成平坦的层间介电层的结构,其特征在于,该结构包括:
一衬底氧化层在一基底之上;
一硼磷硅玻璃在该衬底氧化层之上;
一研磨后的上覆氧化硅层于该硼磷硅玻璃之上;以及
一氮化硅阻挡层在该上覆氧化硅层之上。
9. 如权利要求8所述的层间介电层的结构,其特征在于,该氮化硅阻挡层为Si3N4。
10. 如权利要求8所述的层间介电层的结构,其特征在于,还包括:
穿透该氮化硅阻挡层、该上覆氧化硅层、该硼磷硅玻璃以及该衬底氧化层的一接触窗口;
一金属钨插塞在该接触窗口之中;
一导电结构在该金属钨插塞以及该氮化硅阻挡层之上。
11. 如权利要求10所述的结构,其特征在于,该结构还包括一金属层间介电层,其包括:
一第二衬底氧化层于该导电结构之上;
一介电系数低的介电层于该第二衬底氧化层之上;
一平坦的第二上覆氧化硅层于该介电系数低的介电层之上;
一第二氮化硅阻挡层于该第二上覆氧化硅层之上。
12. 如权利要求11所述的结构,其特征在于,还包括穿透该第二氮化硅阻挡层、该第二上覆氧化硅层、该介电系数低的介电层以及第二衬底氧化层的一层间开口。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于世大积体电路股份有限公司,未经世大积体电路股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/98116851.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造