[发明专利]层间介电层平坦化制造方法

说明书

本发明涉及一种半导体元件的制造方法，特别是涉及一种层间介电层(interlayer dielectric)平坦化的制造方法。

层间介电层和金属层间介电层(intermetal dielectric)经常沉积在导电层之上，用来和下一步骤要沉积的导电层做一隔离。层间介电层通常指介于半导体基底和第一金属层之间的绝缘层。金属层间介电层通常指位于两层金属层之间的绝缘层。

现有形成金属层间介电层的步骤包括在金属层之间沉积多层氧化硅层。例如，先沉积一层二氧化硅在金属层上，接着再沉积第一层介电系数低的材料，然后再沉积第二层二氧化硅。介电系数低的材料是用来减少金属线之间的RC延迟时间常数。最后经由黄光制造工艺构成这些多层的氧化硅层，再蚀刻出连结不同导电层之间的层间开口(via hole)。

然而，这些现有技艺所形成的金属层间介电层会有一些问题，例如介电系数低材料的导热性(thermal conductivity)很差，将会降低金属线的可靠度(reliability)，因此需要一种形成层间介电层和金属层间介电层的新方法，不仅可以提高介电层的导热性，还可以保持很小的RC延迟时间常数。

本发明的目的在于提供一种层间介电层平坦化的制造方法，步骤包括形成衬底氧化层，在衬底氧化层表面上形成一硼磷硅玻璃层。然后对硼磷硅玻璃层进行全面性平坦化制造过程，，再形成上覆氧化层(cap oxide)于硼磷硅玻璃层的表面，最后在上覆氧化层表面上形成氮化硅层。

本发明的目的是这样实现的，即提供一种层间介电层平坦化的制造方法，该平坦的介电层形成一基底上，该方法包括：形成一衬底氧化层在该基底之上；形成一硼磷硅玻璃在该衬底氧化层之上；对该硼磷硅玻璃进行平坦化制造工艺；形成一上覆氧化寺层于该硼磷硅玻璃之上；以及形成一氮化硅阻挡层在该上覆氧化硅层之上。

本发明还提供一种在一基底上形成平坦的层间介电层的结构，该结构包括：一衬底氧化层在一基底之上；一硼磷硅玻璃在该衬底氧化层之上；一研磨后的上覆氧化硅层于该硼磷硅玻璃之上；以及一氮化硅阻挡层在该上覆氧化硅层之上。

在本发明中，所使用的“基底”一词，包含半导体晶片、半导体晶片上的元件及/或多层薄膜结构。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图作详细说明如下：

图1-图5是本发明一较佳实施例制造过程的剖示图。

请参照图1，在基底100上有数个结构102。基底是指半导体晶片，包括在基底上所形成的主动、被动元件以及基底表面上方的多层薄膜结构。

至于结构102比如可能是金氧半场效晶体管的复晶硅栅极。但是在图1的结构102，可以为半导体的任一元件，不受上例的限制。

根据本发明，第一步骤先在基底100和结构102之上形成衬底氧化层104，比如用化学气相法沉积法沉积一层厚约500-500埃的二氧化硅。衬底氧化层104主要是覆盖在结构102之上，用于作为高质量绝缘层。

下一步骤，沉积一层硼磷硅玻璃层106在衬底氧化层104之上，沉积方法比如可用化学气相沉积法。硼磷硅玻璃层106的厚度，优选为2000～8000埃。除了硼磷硅玻璃层106之外，也可用其它的类似材料代替，如磷硅玻璃。接着进行全面平坦化制造工艺，优选使用化学机械研磨法。

接下来，沉积一层上覆氧化层108，比如用化学气相沉积法沉积一层厚约1000～4000埃的二氧化硅，上覆氧化层108主要是作为一高质量的绝缘层。

然后沉积一层约300～3000埃厚的阻挡层110在上覆氧化层108之上。阻挡层110的优选材料是氮化硅(Si_xN_y包括Si₃N₄)，而氮化硅的形成方法比如用化学气相沉积法。

请参考图2，在氮化硅层110之上涂布一层光致抗蚀剂层112，经过构成、显影的步骤，留下开口103。

接着以光致抗蚀剂层112为掩模，依序蚀刻氮化硅层110、上覆氧化层108、硼磷硅玻璃层106以及衬底氧化层104来形成一接触窗口(contacthole)，较常用的方法为各向异性反应性离子蚀刻法(Anisotropic Reactive IonEtch)。由于有氮化硅层110，因此需要用两个步骤、两化学处理(2-step2-chemistry)的反应性离子蚀刻。这个接触窗口可能和晶体管的漏极或源极相接。