[发明专利]在电路中形成扫描路径的可试验性方法的设计

说明书

本发明涉及一种用于设计电路的可试验性方法的设计，特别是一种在一电路中形成扫描路径的可试验性方法。

近些年来微集成不同型式的诸如寄存器和多路调制器等电路元件的技术有了很大发展，LSI(大规模集成电路)和MMIC(微型单片式集成电路)已作为集成电路组件在实际中得到应用。

这些集成电路组件包括大量的互连线的电路元件，如寄存器和多路调制器等。扫描试验是测试这些大量电路元件的一种方法。

作为扫描试验中的信号路径的扫描路径要预先在进行扫描试验的集成电路中形成。这些扫描路径既可使试验信号输入大量电路元件，也可使这些大量的电路元件的输出信号被抽取出来。

在设计中，寄存器转换电平时序集成电路组件被转换成门电平时序集成电路组件。在门电平上，在一个集成电路组件中所需的元件FF(触发器)被扫描触发器取代以形成扫描路径。大量设置在一集成电路组件中的扫描触发器被连接以在扫描试验过程中起移位寄存器的作用。以这种方式连接的扫描试验信号路径被称为扫描路径。这些扫描路径中，靠近输入端数一侧设置的触发器的数据输入端连接为扫描试验所用被称为扫描输入的外部输入端。靠近输入端数一侧设置的触发器的数据输出端连接一为扫描试验所用被称为扫描输出的外部输出端。

所有的触发器在作为扫描试验执行过程中的集成电路组件的工作模式的试验状况下起移位寄存器的作用。所以用于试验的数据可以从扫描输入端输入并可被设定在触发器中，在触发器中保存的试验结果可从输出扫描端输出并被观察到。由此，时序电路的试验问题可被简化为组合电路的试验问题。

现有技术中对可试验性方法的设计将参照图1至图3描述如下。

首先，原始设计是针对寄存器转换电平电路1进行的。如图1所示，电路1具有三个两位寄存器2-4和三个多路调制器5-7作为其必需的电路元件。

寄存器2通过顺序排列的第一多路调制器5和第二多路调制器6连接寄存器3。寄存器3通过第三多路调制器7连接寄存器4。

图1中，“R1-R3”标明方块2-4是寄存器，“M1-M3”标明方块5-7是多路调制器，“C1-C5”是处理数据，“Cm1-Cm3”是控制信号。

在现有技术中，对可试验性方法的第一个设计中，在利用如前所述的必需元件形成电路1的原始设计的情况下，用扫描触发器取代电路1中的寄存器2-4可形成扫描路径，如图2所示。同时，在图2中“R(1)，R(0)”标明方块2-4是寄存器，“TEST”是用于扫描试验的控制信号。

更详细地讲，在图3所示的通过在原始设计电路1中形成扫描路径构成电路11的情况下，扫描触发器12-14取代寄存器2-4，用于扫描输出的多路调制器15连接终端扫描触发器14作为附加元件。

只有即存的外部输出端充当扫描输出端时才需要多路调制器15。因此，新设置扫描输出端子时，可免去多路调制器15。

扫描触发器12-14相当于其中一个多路调制器在紧接着必需元件寄存器之前作为一附加元件插入的结构。

然而，扫描触发器12-14的元件内部被优化为电路元件，因此较多路调制器紧接着寄存2-4之前被简单加入的情况只占据较小面积。

图3的“R1,2,…”还表示寄存器，“M1,2,…”还表示多路调制器。“C1,2,…”是处理数据，“Cm1,2,…”是控制信号，“TEST”是用于扫描试验的控制信号,“SCAN-IN(0),(1)”是在一个扫描试验中被提供给电路1的试验信号，而“SCAN-OUT(0),(1)”是被输出的试验信号。

在根据前述形成的电路11中，扫描触发器12-14的工作模式可以在正常状况和试验状况之间变换。在试验状况下，通过传输试验信号给扫描路径即可进行一扫描试验。

在上述可试验性方法的设计中，电路1中所有寄存器2-4仅仅被扫描触发器12-14取代。

然而在“H-扫描：一种具有减少的面积和试验使用花费的全扫描试验的高电平替换方法”(电气与电子工程师协会出版的《VLSI试验专题论丛》1996年第14期的第74-80页)一文中公开了原始设计中本身所固有的即现存路径可适宜于减少在形成扫描路径时面积额外量。

该设计将在下面作为现有技术的第二个例子进行描述。其中与现有技术的第一个例子中相同的部分用相同的标号且略去了多余的说明。

如前所述，扫描路径可以通过用扫描触发器12-14取代电路1的寄存器2-4形成，但扫描触发器12-14等同于一种多路调制器紧接着寄存器2-4之前插入其中的结构。