[发明专利]一种半导体器件及其生产方法无效
申请号: | 98117676.3 | 申请日: | 1998-09-07 |
公开(公告)号: | CN1211082A | 公开(公告)日: | 1999-03-17 |
发明(设计)人: | 野田研二 | 申请(专利权)人: | 日本电气株式会社 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336 |
代理公司: | 中科专利代理有限责任公司 | 代理人: | 刘晓峰 |
地址: | 日本国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体器件 及其 生产 方法 | ||
1、一种半导体器件,
其中包括一个形成于带有器件隔离区的硅衬底正面上的栅极绝缘膜、一个由多晶硅构成的栅极、用于在栅极侧面形成一个LDD-MOSFET的衬套以及一个高密度掺杂层;其特征在于
其中形成于将与高密度掺杂层相接近并连接的栅极的侧壁上的衬套至少在形成高密度掺杂层之前就被除去,在除去衬套之后,栅极通过形成于高密度掺杂层上的金属硅化物层与高密度掺杂层电连接。
2、如权利要求1所述的半导体器件,其特征在于:
其中的金属硅化物层也形成于栅极的上表面及其部分侧面上,栅极与高密度掺杂层通过连续地形成于栅极侧面到高密度掺杂层的暴露表面上的金属硅化物相互电连接。
3、如权利要求1所述的半导体器件,其特征在于:
其中包括一个把栅极和高密度掺杂层连接到上层布线的公共接头,以及一个把栅极或掺杂层连接到上层布线的通常接头,其中栅极的侧面与高密度掺杂层之间通过形成于掺杂层上的金属硅化物层,经埋于该公共接头内的接触塞互相电连接。
4、如权利要求3所述的半导体器件,其特征在于:
形成于在硅衬底上公共接头与高密度掺杂层相对的区域上的金属硅化物层的厚度至少与形成于高密度掺杂层上除接头所在区域外的其他区域上的金属硅化物层的厚度相同。
5、如权利要求1所述的半导体器件,其特征在于:
所述侧壁衬套为氧化膜。
6、如权利要求1所述的半导体器件,其特征在于:
所述侧壁衬套具有如氧化膜/氮化膜/氧化膜或者氧化膜/氮化膜这样的层状结构。
7、一种用于生产半导体器件的工艺过程,至少包括如下步骤:
(1)在硅衬底的正面上形成一个器件隔离区;
(2)形成一个栅绝缘膜;
(3)形成一个栅极;
(4)在用于构成LDD-MOSFET的栅极侧壁上形成衬套;
(5)除去在侧壁上的部分衬套;
(6)在由器件隔离区和栅极所确定的区域形成高密度掺杂层;
(7)至少在高密度掺杂层的总的暴露表面上形成一个金属硅化物层。
其特征在于其中已除去侧壁衬套的栅极侧壁通过在上述步骤(7)中淀积的金属硅化物层与高密度掺杂层电连接。
8、如权利要求7所述的用于生产半导体器件的工艺过程,其特征在于:
在步骤(7)中,所述金属硅化物层从栅极侧面到高密度掺杂层的暴露表面连续地形成。
9、如权利要求7所述的用于生产半导体器件的工艺过程,
其中还包括如下步骤:
(8)在栅极和高密度掺杂层上形成绝缘膜;
(9)在绝缘膜上断开连接栅极和高密度掺杂层的公共接头;
(10)形成一个埋于该公共接头内的接触塞;
其特征在于其中所述栅极与高密度掺杂层通过金属硅化物,经该埋于公共接头内的接触塞相互电连接。
10、如权利要求7所述的用于生产半导体器件的工艺过程,其特征在于:所述侧壁衬套为一个氧化膜。
11、如权利要求7所述的用于生产半导体器件的工艺过程,其特征在于:所述侧壁衬套具有如氧化膜/氮化膜/氧化膜或者氧化膜/氮化膜这样的分层结构。
12、如权利要求11所述的用于生产半导体器件的工艺过程,其特征在于:
所述氮化膜是在形成栅极之后,在衬底的整个表面上形成的;接着形成氧化膜;通过蚀刻工艺在栅极的侧壁上形成衬套;通过利用氮化膜作为阻蚀剂,在除去部分衬套的同时除去氧化膜;接着把暴露的氮化膜除去。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/98117676.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类