[发明专利]一种半导体器件及其生产方法

说明书

本发明涉及一种半导体器件及其生产方法，特别是涉及一种用于连接栅极和掺杂层的技术。

一种带有用于连接一个电极(如栅极)与一个掺杂层的公共接头的半导体器件可以按如剖面图11所示的传统方式形成。具体来说，栅极204a由用于形成晶体管的多晶硅组成，并通过栅氧化膜203a形成于一个硅衬底201上，在该硅衬底201上用LOCOS(硅的局部氧化工艺)或沟道隔离技术形成器件隔离区202，衬套205由二氧化硅组成并形成于栅极204a的侧面上。在衬底表面，构成LDD(低密度掺杂)晶体管的低密度掺杂层206和高密度掺杂层207(a,b)形成于由栅极204a和衬套205所确定的区域。用于减小电阻的硅化钛层208形成于高密度掺杂层207和栅极204表面。这些部分构成一个N型MOSFET(MOS场效应管)209。一个由与栅极204a相同的材料制成的布线电极104通过栅氧化膜203b形成于硅衬底201和器件隔离区202上，它用于保证衬底201和器件隔离区202与作为MOSFET(209)的漏极节点的高密度掺杂层207b之间的电连接。一个层间绝缘膜213形成于该布线电极和晶体管上面，一个公共接头214覆盖在作为漏极节点的高密度掺杂层207b和电极204b的表面，在该公共接头214中埋着由多晶硅或钨形成的接触塞。公共接头214在必要的时候可以与上层布线相连。

在这种结构中，公共接头214与作为漏极节点的高密度掺杂层207b和电极204b电连接，并覆盖在衬套205上面。因而就产生一个问题，即接触电阻会随着该接头尺寸的减小而增大。在特开平4-63436中公开了一种解决这一问题的方法。

这种方法是在形成该公共接头214之前，把已形成于要与该接头相连接的部位上的衬套205除去，以避免由于接头尺寸的减小而引起接触电阻的增大。下面参照过程剖面图12(a)-12(e)说明其生产方法。

由用于形成晶体管的多晶硅组成的栅极204通过栅氧化膜203形成于硅衬底201的表面，在该衬底已通过LOCOS或沟道隔离技术形成器件隔离区202。一个构成LDD晶体管的低密度掺杂层206由离子注入等方法形成。接着，在栅极204的侧面形成由二氧化硅构成的衬套205〔图12(a)〕。在衬底表面，用离子注入法在由栅极204和衬套205确定的区域内形成高密度掺杂层207a、207b，并在高密度掺杂层207和栅极204表面上形成用于减小电阻的硅化钛层208〔图12(b)〕。在衬底表面淀积上一层光刻胶210。在布线之后，在将要埋入接触塞的部位形成一个用于除去衬套的开孔211。然后，把暴露于开孔211中的衬套205除去〔图12(c)〕。

在除去光刻胶后，形成一个由氧化膜和BPSG膜构成的层间绝缘层212，并用光刻胶掩膜形成一个公共接触孔〔图12(d)〕。

用钛和氮化钛组成的层状结构在公共接触孔中用溅镀工艺等形成一个阻挡膜215，接着把金属材料(如钨)埋到接触孔中以形成公共接头214〔图12(e)〕。

如图11中所示的现有技术中有一个问题，由于该阻挡膜215形成于低密度掺杂层206上，则有可能在公共接头214和衬底201之间出现电流泄漏现象。

为了防止电流泄漏，有必要采取一些工艺过程，如在形成接触孔213后，注入与高密度掺杂层207具有相同导电型的杂质的工艺。具体地说，为了获得CMOS结构，还应增加两个平版印刷步骤，即一个用于形成NMOS，一个用于形成PMOS。

另外，当在硅暴露的区域形成接头后，即使进行高密度地掺杂，对于具有长度直径比为该接头的三倍的器件来说，电阻约变为十倍。这可能主要由于不能用溅镀工艺在具有较大长度直径比的接头的底部形成具有适当厚度的阻挡膜。另外，对硅表面的不适当的处理可能会很容易地使电阻增加几个数量级。

由于在该部位不能获得足够低的接触电阻，则应严格控制公共接头的位移。具体来说，为了把公共接头与掺杂层和栅极连接起来，在理想情况下可以允许某一侧有R/2的位移，其中R为接头直径。在现有技术的结构中，在栅极的一侧壁上形成宽度为W衬套可能会使允许的位移减小为(R-W)/2。R越小影响越大。

本发明的目的之一在于提供一种用于把栅极与掺杂层连接起来而不会发生电流泄漏现象的技术，并在减小生产步骤的情况下解决了上述问题。