[发明专利]制造半导体器件的方法

说明书

本说明书中公开的发明涉及制造集成薄膜半导体器件的方法。本说明书中公开的发明还涉及制造有源矩阵式液晶显示器的方法。

有源矩阵式液晶显示器已经是通常已知的。这些器件具有这样的结构：在设置于玻璃基片上总量大约几十万个的象素电极中的每一个处均设置有一薄膜晶体管。设置在每个象素电极之处的所述薄膜晶体管具有控制电荷进入和离开象素电极的功能。

已知另一种结构，其中，在与上述相同的玻璃基片上集成用于驱动设置在象素电极处的薄膜晶体管的薄膜晶体管电路(称为“驱动电路”)。这称为“外围集成有源矩阵式”(“peripheral-integrated activematrix type”)。

在制造这种有源矩阵式液晶显示器件时会遇到一种现象，其中，集成在所述玻璃基片上的有些薄膜晶体管失效。

本发明人已经积极地研究了这个问题，并且，得到下述的发现。

当制造诸如有源矩阵式液晶显示器之类的集成半导体器件时，利用等离子体化学气相淀积(CVD)法或者溅射法和等离子体刻蚀法来形成各种绝缘薄膜和接线。

图3示意地说明在产生等离子体期间离子的能量(相对值)和数量(相对值)之间的关系。通常，存在相对地不少能给所述基片造成等离子损伤的高能离子，如图3中用斜线所表示的。

其间，存在这样的事实：用等离子体CVD或者溅射形成的绝缘薄膜不细密，并且其耐压低至大约几十伏或更低。此外，存在这样的问题：所使用的基片非常容易带电，这是由于所述基片是由属于基本上完全的绝缘体的玻璃或者石英制成。

图4(B)说明制造如图4(A)中用符号表示的一种薄膜晶体管的一个步骤。图4(B)表示形成层间绝缘薄膜31的情形。

在这种情况下，假定利用等离子体CVD或者溅射来形成层间绝缘层31。显然，在生成所述薄膜期间，图2中所示的具有高能量的离子撞击所述样品。

通常，源极(S)和栅极(G)彼此不连接。因此，在利用等离子体的制造步骤期间，虽然仅仅局部地，但可能发生这样的情况，其中，源极(S)和栅极(G)之间的电位差瞬间可达到从几十伏到几百伏范围内的值。

所述源极和栅极备有有源层32和介入它们之间的栅极绝缘薄膜30。用等离子体CVD或者溅射形成的栅极绝缘薄膜30的耐压是几十伏或者更低。因此，在上述情况下，栅极绝缘薄膜30在电气性能上被毁坏。

这导致该薄膜晶体管失效。可以采用在形成层间绝缘薄31期间把源极和栅极电短路、即，使得它们具有相同电位的办法来解决这个问题。但是，在该器件最终工作时，源极和栅极是不能直接地电短路的。

考虑到这一点，在图4(B)中所示的工艺过程中必须把源极和栅极电短路直至最后阶段，然后，必须使它们开路。

本发明的目的是提供一种解决在图4(B)中所示的制造步骤中半导体器件毁坏的问题的技术。具体地说，本发明的目的是提供一种使制造过程中的半导体器件免遭等离子体施加的脉冲式高电压的毁坏(这种高电压是局部地和瞬时地加上的)的技术。

如图2(A)和2(E)中各制造步骤的具体例子中所说明的，本说明书中公开的发明以它的一个方面为特征，在这方面，它包括以下步骤：

形成延伸到薄膜晶体管的栅极101的第一接线100，

在第一接线上生成第一绝缘薄膜206，

在所述绝缘薄膜上形成连接到薄膜晶体管的源区211的第二接线102，    

在第二接线上生成第二绝缘薄膜207，以及

在第二绝缘薄膜上形成导电图案214，以及在这方面：

以放电图案的形式形成第一和/或第二接线(见图6(A)和6(B)，或者，见图7)，以及

在形成所述导电图案的同时切断所述第一和/或第二接线(见图2(E))。

在上述结构中，绝缘薄膜中的每一个可以具有多层结构。

如图2(A)至图2(E)中各制造步骤的具体例子中所说明的，根据本发明的另一方面，提供一种制造有源矩阵式电路(见图1)的工艺方法，该工艺方法的特征在于包括以下步骤：

形成第一多根接线101，

在第一多根接线101上生成第一绝缘薄膜206，

在第一绝缘薄膜上以网格的形式形成垂直于所述第一多根接线的第二多根接线102，

在第二多根接线上生成第二绝缘薄膜207，以及

在第二绝缘薄膜上形成导电图案214，以及在这方面：

以放电图案的形式形成第一和/或第二接线(见图6(A)和6(B)，或者，见图7)，以及