[发明专利]带有槽隔离结构的场效应晶体管及其制造方法

说明书

本发明涉及带有槽隔离结构的场效应晶体管及其制造方法，特别涉及带有利用LOCOS方法形成的场绝缘膜的场效应晶体管和带有例如槽DRAM单元的槽隔离结构的场效应晶体管，本发明还涉及上述场效应晶体管的制造方法。

在形成半导体器件的元件隔离区情况下，已经广泛使用了适于微型结构的槽隔离方法。图1A-1E是按照制造步骤的顺序表示该槽隔离方法的截面图。如图1A所示，在硅衬底3上形成硅氧化膜6，在此硅氧化膜6上形成硅氮化膜5。另外，选择去掉位于将要形成槽隔离部分的位置的那部分硅氧化膜6的硅氮化膜5。

然后，如图1B所示，用硅氮化膜5和硅氧化膜6作掩模，腐蚀硅衬底3，从而在硅衬底3中形成槽7。

此后，如图1C所示，去掉硅氮化膜5和硅氧化膜6，然后以被掩埋在槽7中的状态形成用于元件隔离的绝缘膜2。

接下来如图1D所示，在整个表面上形成氧化膜30，然后在整个表面上形成栅极膜1，如图1E所示。

另外，应指出：对于微型结构来说，基于LOCOS(硅的局部氧化)方法的元件隔离方法没有槽隔方法更适合，但是其包括简单的制造步骤。

图2A-2D是按照制造步骤顺序表示基于LOCOS方法的元件隔离方法的截面图。如图2A所示，在硅衬底3上形成硅氧化膜6和硅氮化膜5，然后选择去掉位于将要形成元件隔离部分的位置的那部分硅氧化膜6和硅氮化膜5，以暴露衬底的表面。

接着，如图2B所示，用硅氮化膜5作掩模，氧化该衬底的表面，从而在衬底表面上形成硅氧化膜31，其中该膜用作元件隔离部分。

然后，如图2C所示，去掉硅氧化膜6和硅氮化膜5，在硅氧化膜31的部分之间形成元件区域32。

接下来，如图2D所示，形成栅绝缘膜33，然后形成栅极膜1。

在如上所述利用氧化形成绝缘膜的情况下，在没有，例如绝缘膜的图形存在于硅衬底上时，从硅衬底的表面均匀地输送氧，从而形成具有均匀厚度的氧化膜。但是，在绝缘膜的图形存在于硅衬底上的情况下，从硅衬底的表面输送氧会不均匀，这样，在所述图形的端部附近的部分氧化膜变薄。

图3A-3E是按照制造步骤的顺序表示制造槽DRAM的方法的截面图。如图3A所示，在硅衬底3表面上形成衬底平板电极(plateelectrode)16，另外，还形成场绝缘膜19、硅氧化膜14、硅氮化膜13和硅氧化膜12。此后，形成槽20，并且，在位于衬底平板电极16下面的所述槽20的内表面部分中利用叠置或堆叠形成电容电极17和电容绝缘膜18，在场绝缘膜19的侧表面上形成硅氧化膜15。

接下来如图3B所示，以掩埋在槽20中的状态形成硅膜21，并且，如图3C所示，去掉位于硅氧化膜12上的部分硅膜21。结果，由硅形成的存储电极22留在槽20中。

然后，如图3D所示，去掉硅氧化膜12，之后，为了把由含杂质的硅形成的存储电极22和相邻单元的传输栅(transfer gate)的栅极24隔离开，氧化存储电极24的上部分，从而形成氧化膜34。

此后，如图3E所示，去掉硅氮化膜13和硅氧化膜14，并形成栅绝缘膜25，形成栅极24和侧壁绝缘膜26，另外再形成源-漏区27。

接着，如图3F所示，在硅氧化膜15上形成电极28。

另一方面，在日本专利申请特许公开7-94503中，公开了一种方法，根据此方法，在氧化衬底表面之前，杂质注入到硅衬底中，用以控制氧化膜的厚度。具体地讲，根据日本专利申请特许公开7-94503中公开的方法，氮离子和氩离子注入到硅衬底中，然后热氧化硅衬底的表面，从而控制氧化速率。如图10中所示，如果注入到硅衬底中的杂质的量增加，那么得到的氧化膜的厚度也改变了。

采用槽隔离结构(见图1A-1E)的场效应晶体管的栅绝缘膜30不具有鸟嘴状物，并且在氧化过程中，氧不能均匀地从硅衬底表面输送，所以位于槽隔离部分的端部附近部分栅绝缘膜变薄。结果，与所希望的氧化膜厚度相比，在槽隔离部分端部附近的氧化膜的击穿电压劣化，从而氧化膜的可靠性降低了。

在利用基于热氧化方法(见图2A-2D)的LOCOS(硅的局部氧化)形成元件隔离部分的情况下，位于元件隔离部分的端部附近的那部分栅绝缘膜33的厚度由于鸟嘴状物(硅氧化膜31的端部)而比栅绝缘膜的中间部分厚，并且不会比设计所希望的绝缘膜厚度的厚度薄。结果，绝缘膜的击穿电压不会比具有希望厚度的绝缘膜的击穿电压坏。但是，在场效应晶体管进一步微型结构化的情况下，由于鸟嘴状物，所以很难形成窄元件区域32。