[发明专利]硬蚀刻掩模无效
申请号: | 98120768.5 | 申请日: | 1998-09-28 |
公开(公告)号: | CN1218274A | 公开(公告)日: | 1999-06-02 |
发明(设计)人: | 吉尔·Y·李 | 申请(专利权)人: | 西门子公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027 |
代理公司: | 柳沈知识产权律师事务所 | 代理人: | 黄敏 |
地址: | 联邦德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 蚀刻 | ||
1、一种用于蚀刻衬底的基底叠层,包括:
PSG硬掩模层,所述PSG硬掩模层在用于形成深槽的反应离子蚀刻中用做蚀刻掩模。
2、如权利要求1所述的基底叠层,其中所述PSG层的厚度约为3000埃到约20000埃。
3、如权利要求1所述的基底叠层,其中所述PSG层的厚度约为5000埃到约9000埃。
4、如权利要求1所述的基底叠层,其中所述PSG层是在具有基底氧化层的衬底上形成的。
5、如权利要求4所述的基底叠层,其中所述PSG层含有使PSG相对于基底氧化层可选择地被蚀刻的磷浓度。
6、如权利要求4所述的基底叠层,其中所述PSG层相对于所述基底氧化层可选择地被蚀刻的比值在约50∶1-500∶1之间。
7、如权利要求1所述的基底叠层,其中所述PSG层含有的磷浓度低于形成磷酸结晶的浓度。
8、如权利要求1所述的基底叠层,其中所述PSG层所含的磷浓度在约1%到约11%重量之间。
9、一种用于蚀刻衬底的基底叠层,包括:
形成在衬底上的基底氧化层;
形成在基底氧化层上的基底阻止层;
形成在基底阻止层上的PSG硬掩模层,所述PSG硬掩模层提供用于形成深槽所用的反应离子蚀刻的蚀刻掩模。
10、如权利要求9所述的基底叠层,其中所述PSG层的厚度约为3000埃到约20000埃。
11、如权利要求9所述的基底叠层,其中所述PSG层的厚度约为5000埃到约9000埃。
12、如权利要求9所述的基底叠层,其中所述PSG层含有使其相对于基底氧化层可选择地被蚀刻的磷浓度,且该浓度低于形成磷酸结晶的浓度。
13、如权利要求12所述的基底叠层,其中所述PSG层相对于基底氧化层可选择地蚀刻比值在约50∶1到约500∶1之间。
14、如权利要求9所述的基底叠层,其中所述PSG层含有的磷浓度在约1%到约11%重量之间。
15、一种在衬底中形成深槽的方法,包含如下步骤:
提供具有PSG硬掩模层的基底叠层;
对所述硬掩模层构图以确定深槽的位置;以及
在硬掩模层提供的用于反应离子蚀刻的蚀刻掩模所确定的位置上对衬底进行反应离子蚀刻。
16、如权利要求15所述方法,其中构图步骤包括如下步骤:
在硬掩模层上形成光刻胶;
使光刻胶显影以便在确定为深槽的位置处形成未保护的区域。
17、如权利要求16所述方法,还包含在形成光刻胶之前,在基底叠层上设置抗反射涂覆膜以改进分辨率的步骤。
18、如权利要求17所述方法,还包含在形成光刻胶之前,在所述基底叠层上设置埋置层和设置抗反射涂覆膜的步骤。
19、如权利要求18所述方法,还包含如下步骤:
对所述基底叠层进行反应离子蚀刻以暴露所述衬底;
使所述硬掩模暴露;以及
用所述硬掩模层作为掩模对衬底进行反应离子蚀刻以形成深槽。
20、如权利要求15所述方法,其中所述基底叠层还包含基底氧化层以及包括相对于所述基底氧化层可选择地蚀刻除去所述硬掩模层的步骤。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西门子公司,未经西门子公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/98120768.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造