[发明专利]半导体集成电路器件

权利要求书

1．一种半导体集成电路器件，包括：

多个存储器堆；以及

共用于所述多个存储器堆的控制电路；

所述多个存储器堆每一个都包括：

  存储矩阵；

  给输入地址信号加上或减去预定的值以形成输出地址信号的算术电路；

  比较器，它判定输入地址信号或输出地址信号之一与共同提供给所述多个存储器堆的堆选择信号之间一致与否；以及

其中相应于所述的存储器堆的多个所述的算术电路以串联形式连接，以及

当所述的比较器的判定结果为一致时，相应于所述判定一致与否的比较器的存储器堆中的相应存储矩阵被激活。

2．根据权利要求1的半导体集成电路器件，进一步包括共同提供给所述多个存储器堆的共用位线，以及

其中所述的每一个存储矩阵都包括：

多条字线；

多条位线；

多个动态存储单元；以及

在所述位线和所述共用位线之间提供的开关电路。

3．根据权利要求1的半导体集成电路器件，其中由所述堆选择信号一次选中的所述堆的数量可以根据所述的控制电路改变，位于所述的选中的堆中的存储矩阵被激活。

4．一种半导体集成电路器件，包括：

多个单元电路，分别包含：

存储矩阵；

算术电路；以及

判定电路，及

其中所述的每一个算术电路都对输入给它的信号加上或减去预定的值，

在所述的多个单元电路中所述多个算术电路以串联形式连接，这样，从所述的各个算术电路输出的信号被作为下一级算术电路的输入信号，

所述的判定电路判定相应的算术电路的输入信号或输出信号之一与共同提供给所述多个单元电路的选择信号之间一致与否，以及

当所述的判定电路的判定结果为一致时，位于单元电路中相应于所述判定一致与否的判定电路的相应存储矩阵被激活。

5．根据权利要求4的半导体集成电路器件，进一步包括一种电路，它把以串联形式连接的所述多个算术电路中最后一级算术电路的输入或输出信号所表示的数值的大小与由选择信号表示的数值进行比较。

6．根据权利要求4的半导体集成电路器件，其中一次被选择信号选中的单元电路的数量是可以改变的，位于所述选中的单元电路中的存储矩阵被激活。

7．一种半导体集成电路器件，包括：

多个单元电路，每一个都包括，

内部电路块；

算术电路；以及

比较器；以及

其中所述的每一个算术电路都对输入给它的信号加上或减去预定的值，

在所述的多个单元电路中所述多个算术电路以串联形式连接，这样，从所述的各个算术电路输出的信号被作为下一级算术电路的输入信号，

所述的比较器判定相应的算术电路的输入信号或输出信号之一与共同提供给所述多个单元电路的选择信号之间一致与否，以及

当所述的比较器的判定结果为一致时，位于该单元电路中相应于所述判定一致与否的比较器的相应内部电路块被激活。

8．根据权利要求7的半导体集成电路器件，其中所述的的内部电路块包括存储矩阵，还包括对从所述存储单元矩阵中读取的数据执行算术操作的数字处理电路。

9．根据权利要求7的半导体集成电路器件，其中所述的预定值为+1。

10．一种半导体集成电路器件，包括：

RAM模块，它包括，

每一个都包括存储矩阵的多个存储器堆；以及

共用于所述多个存储器堆的控制电路；

所述存储矩阵包括多条字线、多条位线和多个存储单元，

所述的多个存储器堆每一个都包括，

对由多位组成的每一个地址设置输入信号执行+1或-1算术操作的算术电路；以及

比较器，它判定提供给所述算术电路的输入信号或从所述算术电路输出的信号与存储器访问时输入的地址信号是否一致；以及

其中在所述的多个存储器堆中的所述算术电路以串联形式连接，以及

所述的每一个存储器堆都根据表示一致的信号激活地址选择操作。

11．根据权利要求10的半导体集成电路器件，其中所述存储器堆的数量根据所述的RAM模块的存储容量设定。