[发明专利]半导体集成电路器件

说明书

本发明涉及半导体集成电路器件，主要涉及有效地用于与逻辑电路混合布局的RAM(RAM器)技术。

随着半导体工艺的发展，大规模集成电路通过把部件结合起来使其以类似于印刷电路板设计的方式向组合成大规模宏(micros)(核心(cores))的方法发展。存储器对于数字信号处理是必须的。尤其因为动态RAM的特点是能够得到大规模的存储容量，因此对于上述的大规模集成电路起着重要的作用。

动态RAM被分为多个阵(banks)。对每个选中的阵进行读和写操作。日本专利申请公开Nos.Hei 9-245474,2-83895,4-313886及9-106684中描述了这种选择阵或者特定区域等的方法。

本发明的发明申请人企图使RAM核心标准化，考虑到根据各自的要求，当把多种可用的RAM核心布局(或安放)在以上描述的大规模集成电路中时，根据各自的要求有许多种RAM核心种类，因此对其进一步的扩展和管理会造成麻烦并越来越复杂。因此要求有新颖的操作控制方法，这些方法的思路是使布局在半导体集成电路器件中的RAM的使用更加方便。

本发明的一个目的是提供一种配备有具有不同结构的RAM的半导体集成电路器件，同时使其设计和管理简化。本发明的另一个目的是提供一种半导体集成电路器件，使其对嵌入在其内部的RAM的使用更加容易。从本说明书和附图的描述中可以很清楚上述和其他的目的以及本发明的新颖的特点。

本申请中公开的一个典型发明的总结简要描述如下：与逻辑电路混合布局的RAM的结构中，对于多个存储器堆(memory mats)提供共用的一个控制电路，每一个存储器堆都包括存储矩阵，其中的众多存储单元分别布局在众多位线和众多字线的交叉点上，以及包括对于字线和位线进行选择操作的地址选择电路。此外，根据要求的存储容量确定存储器堆的数量，在存储器堆中还提供分别完成+1和-1算术操作的算术电路，它们以串联形式连接，包括以固定或可编程形式提供的具有用于设置地址的地址信号输入端的第一级算术电路，提供给算术电路的输入信号或从其输出的信号被定义为指定给它的地址信号，每一个比较器比较地址信号和存储器访问时输入的地址信号之间的一致性，因此每一个存储器堆根据信号的一致性激活地址选择操作。

本说明以权利要求书结束，特别指出并明确要求了被认为是本发明的要点，相信籍助有关的附图可以从下面的描述中较好地理解本发明、本发明的目的和特征，以及进一步的目的、特征及其优点。附图中：

图1的方块图表示根据本发明的一个RAM模块的一个实施方式；

图2的原理方块图用于描述根据本发明的RAM模块中阵地址设置系统；

图3A,3B,3C的原理方块图分别用于描述根据本发明的RAM模块中阵地址设置电路的另一个实施方式；

图4A,4B,4C的原理方块图分别用于说明根据本发明的RAM模块的另一个实施方式；

图5的电路图表示根据本发明的阵地址发生器和阵地址一致比较器的一个实施方式；

图6的电路图表示用在RAM模块中的存储器堆中的存储矩阵和字线选择器的一个实施方式；

图7是一个具体的电路图，表示RAM模块的行译码器和连接在其上的字线驱动器；

图8的方块图说明示于图3的电源电路的一个实施方式；

图9的方块图表示VDH(提升电压)发生器的一个实施方式；

图10是一个时序图，用来描述根据本发明的RAM模块的操作的一个例子；

图11的时序图用来描述根据本发明的RAM模块的的操作的另一个例子；

图12的时序图用来描述根据本发明的RAM模块的的操作的又一个例子；

图13的时序图用来描述根据本发明的RAM模块的的操作的再一个例子；

图14的方块图表示根据本发明配备有RAM模块的半导体集成电路器件的一个实施方式。

下面参考附图描述本发明的优选实施方式。

图1是根据本发明的RAM模块的一个优选实施方式的方块图。根据本发明的RAM模块和用来对该RAM模块执行写和读操作的数字处理电路一起放在一个半导体集成电路器件中。通过已知的半导体集成电路制造技术把该RAM模块和该数字处理电路制做在例如单晶硅上的单个半导体衬底上。