[发明专利]具有检测振荡信号的占空因数的机内测试电路的振荡电路无效
申请号: | 98124172.7 | 申请日: | 1998-10-24 |
公开(公告)号: | CN1100381C | 公开(公告)日: | 2003-01-29 |
发明(设计)人: | 中村和也 | 申请(专利权)人: | 日本电气株式会社 |
主分类号: | H03B5/20 | 分类号: | H03B5/20 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 王岳,叶恺东 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 检测 振荡 信号 因数 测试 电路 | ||
1.一种振荡电路,用于以一个预定频率产生振荡信号(CLK2),包括:
一个振荡器(11),用于在一个信号端口的一个第一信号端子(14a/14b)处提供所述振荡信号;和
一个测试电路(12),该测试电路连接在所述振荡器(11)和所述信号端口(14a/14b/14c/14d/14e)之间,并用于检查所述的振荡信号以判断其占空因数是否落入一个目标范围之内;
其中,所述测试电路在一个测试模式中被驱动,并且所述振荡器和所述测试电路分别包括一个电容器(11f)和一个电阻器(12a),用于确定所述预定频率,
其中,所述测试电路还包括一个连接在所述振荡器(11)和所述第一信号端子(14a/14b)之间的第一传输门装置(12g/12h)、一个连接在所述振荡器(11)和所述电阻器(12a)之间的第二传输门装置(12e/12f)、和一个连接至所述振荡器(11)的诊断电路(12c),以诊断所述占空因数是否落入所述目标范围之内,并且所述第一传输门装置和第二传输门装置在所述测试模式中被分别变成截止和导通状态,
其中,所述诊断电路包括:
连接到所述振荡器(11)上的第一脉冲宽度比较器(15o),用于将所述振荡信号(CLK2)的脉冲宽度和一个确定的范围的下限进行比较,并且当所述脉冲宽度等于或大于所述下限时产生多个第一脉冲;
连接到所述振荡器(11)上的第二脉冲宽度比较器(15p),用于将所述脉冲宽度和所述确定的范围的上限进行比较,并且当所述脉冲宽度等于或小于所述上限时产生多个第二脉冲;
连接到所述第一脉冲宽度比较器(15o)上的第一计数器(15m),用于当所述第一脉冲宽度比较器(15o)产生所述多个第一脉冲时产生第一检测信号;
连接到所述第二脉冲宽度比较器(15p)上的第二计数器(15n),用于当所述第二脉冲宽度比较器(15p)产生所述多个第二脉冲时产生第二检测信号;和
连接到所述第一计数器(15m)和第二计数器(15n)上的一个逻辑与门(15d),用于当被提供所述第一检测信号和所述第二检测信号时产生表示所述脉冲宽度落入所述目标范围之内的一个诊断信号(DS),
其中,所述测试电路(12)还包括一个与非门(12b),具有连接到所述振荡器(11)上的一个第一输入节点、被提供有表示所述测试模式的使能信号(CTL10)的第二输入节点和连接到所述第一延时电路(15a)、所述第一脉冲宽度比较器的与门(15c)、所述第二延时电路(15b)和所述第二脉冲宽度比较器的或门(15e)上的输出节点。
2.根据权利要求1所述的振荡电路,其特征在于,所述脉冲宽度比较器(15o)包括:
连接到所述振荡器(11)上的延时电路(15a),用于将一个时间延迟引入到所述时钟信号(CLK2)的传播过程中,从而产生一个被延时的信号(DLY3),和
连接到所述振荡器(11)和所述延时电路(15a)上的与门(15c),用于当部分所述时钟信号(CLK2)和部分所述延时信号(DLY3)被同时保持为逻辑“1”电平时产生所述多个第一脉冲。
3.根据权利要求1所述的振荡电路,其特征在于,所述第二脉冲宽度比较器(15p)包括:
连接到所述振荡器(11)上的延时电路(15b),用于将施加延迟引入到所述时钟信号(CLK2)的传播过程中,以便产生一个延时信号(DLY4),和
连接到所述振荡器(11)和所述延时电路(15b)上的或门(15e),用于当部分所述时钟信号(CLK2)和部分所述延时信号(DLY4)被同时保持为逻辑“0”电平时产生所述多个第二脉冲。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/98124172.7/1.html,转载请声明来源钻瓜专利网。