[实用新型]高速功率开关晶体管

说明书

本实用新型涉及一种高速功率开关晶体管的结构改进，属于半导体器件技术领域。

制造n⁺-p-v-n⁺结构晶体管时，为满足耐压要求，就要增大基区宽度(以防止在高压时的基区穿通)，但这对管子的电流增益、频率特性和开关速度等有不良影响。日本的H.Kondo等人提出的一种栅辅助晶体管(gate associated transistor，缩写为GAT)结构较好地解决了这一问题。从其纵向结构(图1)看，这种晶体管在常规结构的p型基区1两侧增加了p型栅区2，其结深比p基区大得多，它的屏蔽作用，可以减弱反偏时集电结3处的电场；尤其是在一定值的反压下，栅结4在集电区一侧的耗尽层可以夹断相邻p型栅区间的n^-区5，之后当电压再升高时，基区中的耗尽层就几乎不再扩展，因而基区就不易发生穿通。所以，对于耐高压的晶体管，基区就可以做窄，从而可以提高高压晶体管的电流增益，改善其频率特性；由于具有较好的频率特性，而且栅区提供了较低的基区串联电阻，晶体管还可以获得很好的开关特性。因此，利用这种结构，可以做成高速功率开关晶体管。但是，Kondo等人提出的晶体管横向结构(图2)设计并不合理，其中之一就是：呈条状的栅区7在芯片上占用了较多的面积，走向与条状栅区垂直的条状发射区8与之有较大重叠，而在二者重叠处电流增益会显著减小，这将导致整个发射区的利用率降低，或者说，发射区有效面积减小。这就降低了单位管芯面积的平均电流容量，影响了GAT的实用性。

本实用新型旨在克服上述现有技术的不足，提出新的GAT横向结构设计，以提高GAT单位面积平均电流容量。

本实用新型的结构设计如下(参见图3)：在芯片平面内，将原来呈条状的栅区分解成许多较小的分立的岛状区域12，而且，从芯片平面上看，这些岛状栅区(栅岛)按照一定的规律排成阵列。另一方面，相邻两列栅岛中心线之间的距离可根据需要及制造工艺水平进行调整，其变化范围是5～500μm；每列栅岛中相邻两个栅岛的边界之间的间隔距离也可根据需要及制造工艺水平进行调整，其变化范围也是5～500μm。

本实用新型的结构设计，与现有结构(图2)相比，可以消除或减小栅区与发射区之间的重叠，增大了发射区有效面积，从而显著提高了GAT单位面积平均电流容量，降低了GAT管芯的制造成本，具有实用价值。

附图说明：

图1是GAT纵向结构剖面示意图。其中，1基区，2栅区，3集电结，4栅结，5集电区，6发射区。

图2是GAT原结构的立体示意图。其中，7条状p型栅区，8条状n型发射区，9p型基区，10基区电极，11发射区电极。

图3是本实用新型一个实施例的立体结构示意图。为简明起见，图中省略了管芯表面的氧化层。其中，12岛状p型栅区，13网状n型发射区，14p型基区，15基区电极引出区，16基区电极，17发射区电极引出区，18发射区电极。

图3是本实用新型的一个很好的实施例：方形的岛状栅区12在芯片上排成阵列，呈网状的发射区13有间隔地包围在这些栅岛周围，使得发射区与栅区无任何重叠，其有效面积大大增加；在方形的栅岛范围内刻出基区电极引出区15以引出基区电极16，基区电极引出区与栅区有完全的重叠，减小了基区电阻；在两列栅岛之间刻发射区电极引出区17，并引出发射区电极18。该结构的实现，采用常规的硅平面工艺进行：在n⁺-n^-背扩散片或外延片衬底上，进行深结和浅结p型杂质扩散可分别形成栅区和基区，n型杂质扩散形成发射区。样管管芯除去结终端之外的有效区面积5.4mm²，最大电流9.5A，集电极-发射极击穿电压500V，存储时间0.6μs，下降时间80ns。按同样的设计规律，以图2所示的原结构在同一硅片上制造样管，在相同的芯片面积上得到的最大电流仅为4.5A。

由此可见，本实用新型的GAT结构的平均电流容量可以比原结构大1倍以上，其单位面积平均电流容量可与常规高压双极晶体管的电流容量相当，具有实用价值，可以更好地实现GAT的产品化和商品化。