[发明专利]非易失性存储器单元的精确编程

说明书

本发明一般涉及半导体存储器，特别涉及非易失性半导体存储器的编程。

非易失性半导体存储器集成电路，例如EEPROM、EPROM和FLASH被习惯地用于存储每个存储器单元的单个的数字位，以下把该存储器称为单个位存储器。可以存储多于每个存储器单元的一位数字数据的存储器和其好处已有论述，并把这种存储器称为多电平存储器。电平表示存储于各存储器单元的电荷的特定范围。为了存储N位，每个存储器需要2^N个离散电平。各离散电平与所有N位的唯一的二进制数据图形相对应。存储器单元被删除或编程，以在这些2^N个独立电平中的一个电平内存储电荷。读出电路确定哪个电平的电荷被储存在单元中，并读出与N位对应的存储器的二进制数据模式。由于在与在先存储每单元一位的区域相同的存储器单元阵列区域中可以存储N倍数量的该位，所以可以按每二进制位非常低的成本来存储数字信息。

使用EEPROM和FLASH存储器单元的非易失性半导体存储器集成电路也用于存储模拟信息。在这种情况下，存储于各存储器单元的电荷量为连续量而不是离散的多个电平。存储电荷的精度决定模拟信息的信噪比。

EEPROM、EPROM和FLASH存储器单元典型地基于硅栅MOS晶体管技术。这样的非易失性存储器单元100示于图1中。在称为浮栅105的一片硅上存储电荷。用理想情况下在编程或擦除操作期间仅通过电荷的二氧化硅完全包围该栅极，因此称该栅极为“浮栅”。浮栅105形成于源115与漏120之间的扩散区中接近于硅沟道110处。由存储的电荷量和由与控制栅125、源115、漏120和沟道110的相邻耦合的电容决定浮栅105的电压。按与传统的MOS晶体管类似的方式，由浮栅105的电压控制硅沟道110的导电率。

非易失性存储单元编程要求电荷通过氧化物130到达浮栅105并利用两个机制来完成：穿过势垒的遂道效应和热载流子注入。在n沟道器件的情况下，热载流子是具有足够能量以通过二氧化硅传导的电子。热电子编程要求满足两个基本条件。首先，热电子的源必须产生于沟道110中。这通过在沟道110中产生高电场区Eh 135以加速电子使其达到足以使它们变“热”的能量来实现。在图1中，用源电流Is 140和漏电流Id 145表示在沟道110中的电子流。其次，在浮栅105与沟道110之间的垂直电场Ev 150必须将热电子吸引向浮栅105。流向浮栅105的热电子产生浮栅充电电流Ig 155。

有许多不同的利用热载流子注入机制的单元结构；但所有情况都要求上述两个基本条件。图2A-2D表示这种单元的一个实例。在沟道热电子注入(CHEI)单元设计200A中，按晶体管工作的饱合模式对单元加上偏置电压。在漏220A与沟道饱合点260A之间产生高电场区Eh 235A。近来，已设计出这样的单元，通过使控制栅225B和225C延伸到位于单元200B的源端215B和215C上的沟道210B和210C之上，或者正如在高效源侧沟道热电子注入(HESSCHEI)单元200C中所示的那样使用附加的栅极270C，在沟道中间产生高Eh 235B和235C。用源侧注入(SSI)单元200D也可在源215D附近产生高Eh235D。

存在许多与多电平和模拟非易失性存储器有关的技术问题。由于单元的总电荷存储范围受约束，因而存储于多电平存储器中各电平的存储器单元中的电荷量必须控制在非常窄小的范围内。由于每单元存储N位要求每单元具有2^N离散电平，因而随着存储于每多电平存储器单元中的位数增加，该问题的严重性成几何性地增加。在模拟存储器中，总电荷存储范围必须覆盖模拟信号的动态范围。存储电荷的精确度决定模拟信息的信噪比。对于模拟信号来说，问题涉及有宽动态范围和/或高信噪比的信号。在这两种情况的应用中，在编程期间必须按高精确度在初始时存储电荷。

为了获得多电平单元所需的编程精确度，已使用迭代编程算法。这些算法提供在编程电压脉冲后进行读出或检验步骤。重复编程/检验顺序直到按预定的精确度在单元中获得预定的电荷存储电平。当更多的电荷存储于浮栅105上时，Ev 150减小，从而减慢编程。为了以恒定的速率继续编程，用随后的编程脉冲使施加给控制栅125或漏120的偏置电压下降。热载流子注入编程方法要求要有超过电源电压的高电压，该电压将施加给单元的控制栅125和漏120，以产生足够高的Eh 135和Ev 150。按复杂的算法控制这样的高电压增加了电路复杂性。