[发明专利]具有冗余电路的数据存储器

权利要求书

1.数据存储器(1)具有下列特征：

—至少一种含有若干存储单元(S1)的存储单元组(2)，其中有可能通过给设置在存储单元(S1)区域内的一些选择线(XSEL1，...，XSELn)施加至少一个选择信号选择存储单元(S1)，这些选择线包括字线和/或位线，

—一种含有至少一个冗余存储单元(RS1)的冗余电路(3，7)，其中有可能通过给设置在冗余存储单元(RS1)区域内的一些冗余选择线(RXSEL1，...，RXSEL4)施加至少一个冗余选择信号选择冗余存储单元(RS1)，这些冗余选择线包括冗余字线(RXSEL1，...，RXSEL4)和/或冗余位线，

—一种含有至少一个赋值存储器的冗余选择线选择电路，赋值信息可被存储于赋值存储器中，其中冗余选择线选择电路是这样设计的，根据赋值信息，至少一条冗余选择线(RXSEL1)可被分配给至少一条选择线(XSEL1)，

—赋值存储器含有一带有缓冲存储器的赋值存储单元，缓冲存储器的目的在于保持赋值信息，

—赋值存储器是这样设计的，在数据存储器(1)的一种工作模式中，赋值信息可由赋值存储单元传递进入缓冲存储器，

其特征在于下列特性：

—赋值存储器是这样设计的，在数据存储器(1)的一种编程模式中，赋值信息可由缓冲存储器传递进入赋值存储单元。

2.根据权利要求1的数据存储器，其特征在于，赋值存储单元是这样设计的，它们可以由一正电压擦除，可以由一负电压被编程。

3.根据权利要求2的数据存储器，其特征在于，赋值存储单元被设计为快速存储单元，它可以由在控制栅极的正电压擦除，并可以由在控制栅极的负电压编程。

4.根据上述权利要求之一的数据存储器，其特征在于，赋值存储单元是这样设计的，在使用Fowler-Nordheim隧道电流的情况下，赋值存储单元总可以被擦除和被编程。

5.根据上述权利要求之一的数据存储器，其特征在于，赋值存储单元总被设计为叠栅单元。

6.根据上述权利要求之一的数据存储器，其特征在于，赋值存储单元总被设计为分栅单元。

7.根据上述权利要求之一的数据存储器，其特征在于，它具有下列特性：

—至少一个地址译码器(4)连接在地址总线(5)和选择线(XSEL1，..，XSELn)之间，并且是这样设计的，一条或多条选择线(XSEL1，...，XSELn)可以根据出现在地址总线(5)上的地址被选择，

—至少一个冗余地址译码器(7)连接在地址总线(5)和冗余选择线(RXSEL1，..，RXSEL4)之间，并且是这样设计的，一条或多条冗余选择线(RXSEL1，..，RXSEL4)可以根据出现在地址总线(5)上的地址被选择，以及

—冗余选择线选择电路被安置在冗余地址译码器(7)的区域内。

8.根据权利要求7的数据存储器，其特征在于，地址译码器(4)是这样设计的，它可以由冗余地址译码器(7)去激活。

9.根据权利要求7或权利要求8的数据存储器，其特征在于，它具有下列特性：

—地址总线(5)被设计为含有若干地址总线导线(ADR0，ADR1)的并行总线，以及

—赋值存储器(10，11，12，13)含有赋值存储单元(19，20)，赋值存储单元(19，20)的数量等于地址总线导线(ADR0，ADR1)的数量。

10.根据权利要求9的数据存储器，其特征在于，赋值存储器(10，11，12，13)含有至少一个具有有效化地址线(ENA)的有效化存储单元(21)。

11.根据上述权利要求之一的数据存储器，其特征在于，它具有下列特性：

—冗余选择线选择电路含有大量赋值存储器(10，11，12，13)，用于保持赋值信息，以及

—赋值地址线(SEL1，..，SEL2)被提供在赋值存储单元区域内，通过给至少一条赋值地址线(SEL1，...，SEL4)施加至少一个赋值信号，就有可能选择至少一个赋值存储器(10，11，12，13)。

12.根据权利要求6的数据存储器，其特征在于，提供至少一个赋值存储选择译码器(15)，它连接在赋值地址总线(8)和赋值地址线(SEL1，...，SEL4)之间，并且是这样设计的，一条或多条赋值地址线(SEL1，...，SEL4)可以根据出现在赋值地址总线(8)上的地址被选择。