[发明专利]具有冗余电路的数据存储器

说明书

本发明涉及一种数据存储器，它具有下列特征：

—至少一种含有若干存储单元的存储单元组，其中有可能通过给设置在存储单元区域内的一些选择线施加至少一个选择信号选择存储单元，这些选择线可包括字线和/或位线，

—一种含有至少一个冗余存储单元的冗余电路，其中有可能通过给设置在冗余存储单元区域内的一些冗余选择线施加至少一个冗余选择信号，选择冗余存储单元，这些冗余选择线可包括冗余字线和/或冗余位线，

—一种含有至少一个赋值存储器的冗余选择线选择电路，赋值信息可被存储于赋值存储器中，其中冗余选择线选择电路是这样设计的，根据赋值信息，至少一条冗余选择线可被分配给至少一条选择线，

—赋值存储器含有一带有缓冲存储器的赋值存储单元，缓冲存储器的目的在于保持赋值信息，

—赋值存储器是这样设计的，在数据存储器的一种工作模式中，赋值信息可由赋值存储单元传递进入缓冲存储器。

许多数据存储器以及，特别是，半导体数据存储器常常按下述方法制造。首先，大量的数据存储器被制造在一基片区域上，这被称作晶片。在晶片制造完成后，对各个数据存储器进行测试，尤其是特别在于存储单元组的存储单元和冗余电路的冗余存储单元工作是否正常。在这种情况下，一个每次不同的数值被重复地写入每个存储单元中或每个冗余存储单元中，通过随后的读操作，检查受检的存储单元或冗余存储单元是否可以被正常地写入。如果一个有缺陷的存储单元被确定，冗余选择线选择电路则被这样编程，即不可用的存储单元被分配一个工作正常的冗余存储单元。这样运行，使被分配的冗余存储单元替代检测为有缺陷的存储单元的功能。根据冗余选择线选择电路的特殊设计，被分配的冗余存储单元可以被这样寻址，即从外部得出存储单元组只含有正常工作的存储单元的印象。

在一随后的步骤中，晶片被分割为单个的数据存储器。其后，单个数据存储器被安装在外壳中，并再次接受测试，只有在此之后，数据存储器才按类型被交出。

US-A 5 200 922公开的此种类型数据存储器含有一些冗余选择线选择电路，这些选择电路含有若干静态存储单元以便存储赋值信息，并据此在运行过程中，一冗余存储单元被分配给一有缺陷的存储单元。这些存储单元的编程需要较高的电压，其结果是，在此种类型数据存储器的情况下需要附加的电路费用。此外，取决于所采用的编程方法，当分配冗余存储单元给存储单元时，需要较长的编程时间。由于在测试此种类型数据存储器时，同样需要检测冗余存储单元的正常功能，并且这是通过对冗余存储单元重复地改编程序进行的，因而干扰很大。在大量冗余存储单元的情况下，编程时间需要叠加，其结果是，检测特别费时间。同样，检测导致高功率消耗。此外，在赋值存储器区域内设置有锁存器，在此种类型数据存储器工作过程中，信息由赋值存储器写入锁存器。总之，此种类型数据存储器制造起来非常昂贵。

因此，本发明的目的在于提供一种具有简单结构的数据存储器，在此情况下，冗余存储单元能够快速、简单，并且低功耗地分配给有缺陷的存储单元。

借助这样一个事实，本发明的任务得以实现，即赋值存储器是这样设计的，在数据存储器的一种编程模式下，赋值信息可由缓冲存储器传递进入赋值存储单元。

在这种情况下尤其规定，存储于缓冲存储器或锁存器中的信息是一数值，该值由数据存储器的外部规定，并且随一特殊信号而定，该值以非易失的方式传递进入赋值存储单元，该存储单元被设计为，例如，电可擦单元或EEPROM单元。结果是，一个电路既可以在一个“非易失影像RAM”(NVM shadow RAM)状态下也可以在—假定仅使用锁存器的“普通RAM”的状态下工作。纯RAM操作明显地便于数据存储器元件的检测，而NVM影像机制甚至没有外部电压得到设置。根据本发明的设计更为有利之处在于，赋值存储器的每一个比特仅需要一个单一的赋值存储单元，此外该单元还特别易于编程。

在此情况下，在本发明更为有利的改进中，借助在控制栅极的负电压，赋值存储器中的非易失性单元可被编程。其结果是，赋值存储器即特别易于在快速存储器内部通过负控制栅极编程电压来实现。

此外，在此情况下其优点在于，如果数据存储器设计为，当数据存储器被首次激活时，赋值存储单元存储的赋值信息被写入锁存器，在随后的操作中仅只还访问在锁存器中存在的赋值信息。于是，操作根据本发明的数据存储器只需要非常低的电流，这是由于只出现一次高电流消耗，特别是在接通数据存储器，读出赋值存储器时。