[发明专利]制造纵向MOS晶体管的方法

说明书

着眼于具有较高集成密度的不断加快的元件，集成电路的结构尺寸正在一代一代的减小。在CMOS技术方面也是这样。通常预计{例如，见半导体技术路线图(Roadmap of Semiconductor Technology)，固态技术(Solid State Technology)3，1995}，2010年前后将使用栅长小于100nm的MOS晶体管。

一方面，已经进行标定现代CMOS技术的尝试，以便制造具有这种栅长的平面MOS晶体管(例如，见A.Hori，H.Nakaoka，H.Umimoto，K.Yamashita，M.Takase，N.Shimizu，B.Mizuno，S.Odanaka，“采用5keV离子注入和快速热退火方法制造的具有超浅源/漏结的0.05μm-CMOS”，IEDM 1994，485以及H.Hu，L.T.Su，Y.Yang，D.A.Antoniadis，H.I.Smith，“使用X射线光刻技术的高性能亚0.1μm NMOSFET沟道和源/漏工程”，Symp.VLSI Technology，17，1994)。制造这种沟道长度小于100nm的平面MOS晶体管需要使用电子束光刻技术并且至今仅处于实验规模。电子束光刻技术的使用导致超比例增加开发费用。

与此同时，已经开始纵向晶体管的研制以获得较短的沟道长度(见L.Risch，W.H.Krautschneider，F.Hofmann，H.Schfer，“具有70nm沟道长度的纵向MOS晶体管”，ESSDERC 1995，101至104页)。这样，对应于源，沟道和漏形成层序列，并且层序列由栅介质和栅电极环形围绕。这些纵向MOS晶体管与平面MOS晶体管相比，在高频和逻辑特性方面，到目前为止是不令人满意的。

DE-OS 196 21 244提出一种具有减少的寄生栅电容的MOS晶体管，它适合于高频应用。为了制造这种纵向晶体管，纵向依次包含源区，沟道区和漏区的台面结构形成在半导体基片上。栅电极是这样形成的，它仅在沟道区与台面结构邻接。埋置栅电极的氧化物结构形成在栅电极的下方和上方位于源和漏区。以这种方式栅电容得以最小化。为了制造氧化物结构和栅电极，分别淀积相应的层覆盖台面。光刻胶被施加在顶部并被平面化。随后光刻胶被反刻蚀至去掉台面的上端的程度。这种结构化的光刻胶随后被用作掩膜以便结构化台面的下层。层的厚度分别小于台面的高度。由于平整性受限于平面化光刻胶的变形，用刻蚀进行光刻胶层进一步结构化过程中刻蚀侵蚀的高度难于控制。

因此，本发明的目的在于提出一种制造具有减少的栅极重叠电容的纵向MOS晶体管的方法，主要是改进工艺可靠性。

根据本发明采用权利要求1所述的方法该目的得以实现。本发明的进一步扩展由从属权利要求给出。

含有下层源/漏区，沟道区和上层源/漏区的台面结构，由半导体层序列形成。半导体层序列用外延或用离子注入和退火形成。与半导体层序列一起结构化的第一辅助层，被施加给半导体层序列。下层源/漏区的连接区横向于台面结构形成在半导体基片中。形成基本上覆盖至少下层源/漏区侧壁的绝缘结构。栅介质和栅电极形成在沟道区的侧面上。栅电极的高度基本上等于沟道区的高度。为了形成绝缘结构，施加绝缘层，绝缘层厚度大于或等于半导体层序列的厚度。绝缘层用化学机械抛光平面化。这样，位于台面结构最上层的第一辅助层，用作刻蚀阻挡层。

露出第一辅助层表面的平整区域，用化学机械抛光形成。这为随后的刻蚀步骤提供了参考平面。因此在随后的刻蚀步骤中刻蚀侵蚀的深度可以比现有技术更好地控制。

根据本发明的一个实施结构，以基本上保形的边缘覆层施加绝缘层。在这种情况下其厚度基本上等于半导体层序列的厚度。这意味着，侧向于台面结构，绝缘层表面与台面结构的上层源/漏区表面等高。

施加第二辅助层，它具有与第一辅助层相同的刻蚀特性和基本上相同的厚度，侧向于台面结构，第二辅助层的表面因此被设置为与第一辅助层表面等高。第二辅助层随后被这样结构化，绝缘层表面至少在第一区域内露出。第一区域侧向重叠台面结构。第一区域的侧向尺寸分别比对应于台面结构相应的侧向尺寸大绝缘层层厚度的至少两倍。第二辅助层因此覆盖了绝缘层设置在台面结构外侧的部分，并且在该部分中台面结构的垂直切面对绝缘层的布局没有影响。换句话说：在第二辅助层的结构化过程中，第二辅助层表面设置在第一辅助层表面上方的第二辅助层的那部分被除去。第二辅助层结构化后，第一辅助层表面和第二辅助层表面处处设置为同一高度。