[发明专利]以碳化硅材料为基材并具有多个不同电气特性的分区的半导体结构

说明书

本发明涉及一种以碳化硅材料为基材的半导体结构，它具有多个不同电气特性的半导体区，其中至少有第一半导体区；第二半导体区，其表面包含第一半导体区的表面，即第一分型面；以及另一半导体区，其表面包括第二半导体区的表面，即第二分型面。

功率半导体元件，例如功率MOSFET(金属氧化物半导体场效应晶体管)对均匀性提出了特别高的要求，因为这种元件中许多被称作为晶胞的分区经常平行连接，而且每个晶胞占总电流的份额应相等。

一种由半导体技术制成并公知的结构为一种带有所谓侧信道区的垂直MOSFET晶胞，其中所谓的信道长度定义为基区与相反导通形的MOSFET的源区的横向重叠。为了使信道电阻更小，应力求使MOSFET晶胞的信道长度最小化。此外，为大批量制造性能至少近似相同的元件，还要求信道长度沿半导体材料的整个晶片至少相当均匀，并可从晶片复制到晶片。

在J.N.Pan等发表于“电子信函”的论文“具有改进电流驱动的自匹配6H-SiC MOSFET”(“Self aligned 6H-SiC MOSFETs with improved currentdrive”von J.N.Pan，J.A.Cooper，M.R.Melloch in“Electronics letters”6.Juli1995，Vol.31，Nr.14，S.1200 und 1201)中描述了一种侧6H-SiC MOSFET的结构及其制造方法，该方法以一种在硅技术中公知的方法为基础。根据此方法，在一个外延生长的P掺杂6H-SiC层之内的一个掩膜面内的相邻窗都是该侧MOSFET的成对的源区和耗散区，它们分别借助移植氮离子进行n掺杂。因为与硅(750℃-800℃)相比，SiC要求明显更高的温度(1200℃-1500℃)来治愈在移植时产生的点阵损伤和激活移植的掺杂物，因此应用MOS系统作为掩膜存在问题。为了不损害MOS系统，正火温度只能高至1200℃。从而就不可能有某种受主离子(Akzeptorionen)。信道长度被调整得比掩膜内窗间距大，门-氧化物和门-电极自动调整地安置在转换信道上。这种方法不可应用到在其内要植入信道区的元件，因为p掺杂对于源区和耗散区或信道区都是不必要的。然而最高为1200℃的自愈温度对自愈和激活受主离子是不够的。

在由J.W.Palmour等的论文“4H-SiC功率开关装置”(“4H-SiliconCarbide Power Switching Devices”by J.W.Palmour et.al.in“Technical digestof international conference on SiC and related materials”，Kyoto，1995，P319-320)中描述了一种4H晶体类型的SiC内的非平面形UMOS结构。在其中，通过将施主离子植入一个外延生长的p掺杂SiC层来产生源区。通过活性离子腐蚀(RIE)(总是调整到源区的中部)在半导体结构的表面内开挖一条U形沟。各U形沟都向下抵至在p掺杂SiC层下的n掺杂SiC层，并相邻地容纳门-氧化物和门-电极。信道长度被定义为在源区和n掺杂SiC层之间的垂直方向的p掺杂SiC层的厚度。在这种方法中也只有单一的植入步骤。信道长度由氮离子的渗透深度和p掺杂SiC层的厚度所控制。

被称为DI²-MOSFET的公知SiC半导体结构(参阅例如“IEEE ElectronDevice Letters”，Vol.18，No.3，March 1997，P 93-95)具有多个相互包围的表面区。在其中，在相互包围的表面区的边部之间的间距被定义为侧信道长度，它在各分区的整个周长上相对并不均匀。也就是说，相邻边部之间的间距在一个显著大于50nm的数量级内波动。然而已经表明，例如在平行连接一种相应结构的多个分区时，会承受局部的、不同的、强烈的、不均匀的电负荷和热负荷。从而在应用SiC材料时，因为要求避免各分区过载，相应地减弱了获得高承载能力这一优点。

因此，本发明的目的是提供一种SiC半导体结构，它尤其在平行连接多个分区时确保高的承载能力。

本发明的目的是通过采用如下措施实现的，即预先给定第一分型面的边缘轮廓，第二分型面的边缘轮廓由第一分型面的边缘轮廓所决定，其方法为：虚拟地以第一分型面的边部上的各点为圆心，以恒定半径作圆，所有的圆有一个共同的上包络线U，它确定第二分型面的虚拟精确边部的轮廓，第二分型面的实际边部与该精确边部最大间隔为±10nm。