[发明专利]保护电路

权利要求书

1.用来保护集成电路(11)免受静电放电——即所谓的ESD损害的保护电路，所述集成电路通过一个Vcc-焊盘(2)和一个地焊盘(3)接至供电电压，其特征在于它包括一个输入焊盘(14)和至少一个PNP晶体管(20)，该输入焊盘接至集成电路，而PNP晶体管的集电极接至该输入焊盘，该PNP晶体管的发射极接至Vcc-焊盘或地焊盘。

2.根据权利要求1的保护电路，其特征在于它包括主保护电路(17)，该主保护电路(17)连接在Vcc-焊盘与地焊盘之间并且设置得用来防止其间的ESD脉冲。

3.根据权利要求1的保护电路，其特征在于PNP晶体管的基极接至其发射极。

4.根据权利要求2的保护电路，其特征在于PNP晶体管的基极通过具有预定阻值的电阻(24)接至其发射极。

5.根据权利要求2的保护电路，其特征在于PNP晶体管的发射极接至Vcc-焊盘，它还包括第二PNP晶体管，该第二PNP晶体管的集电极接至输入焊盘，该第二PNP晶体管的发射极接至地焊盘。

6.根据权利要求1-5中任一个的保护电路，其特征在于它包括至少第一二极管(15b)，第一二极管(15b)的正极接至输入焊盘，第一二极管(15b)的负极接至Vcc-焊盘。

7.根据权利要求1-6中任一个的保护电路，其特征在于它包括至少第二二极管，第二二极管的正极接至输入焊盘，第二二极管的负极接至地焊盘。

8.根据权利要求1-7中任一个的保护电路，其特征在于PNP晶体管是集电极与发射极之间有一预定距离的横向型晶体管。

9.根据权利要求1-8中任一个的保护电路，其特征在于将PNP晶体管和输入焊盘集成在一个共同衬底(25)上，该共同衬底(25)掺杂到第一导电类型中。

10.根据权利要求1-9中任一个的保护电路，其特征在于输入焊盘包括一金属层(61)、至少一个第二导电类型的下层掺杂层(63，65)和接至该掺杂层的所述第二导电类型的触点(71)。

11.根据权利要求10的保护电路，其特征在于输入焊盘的金属层为八边形。

12.根据权利要求10或11的保护电路，其特征在于输入焊盘包括绝缘材料的沟道(73)，该沟道(73)包围下层掺杂层。

13.根据权利要求12的保护电路，其特征在于输入焊盘包括包围该沟道的低电阻去耦装置(75)。

14.根据权利要求13的保护电路，其特征在于低电阻去耦装置包括扩散衬底触点。

15.根据权利要求13或14的保护电路，其特征在于低电阻去耦装置包括填充有导电材料的深衬底触点，导电材料尤其是钨或者高掺杂的多晶硅。

16.根据权利要求15的保护电路，其特征在于衬底触点借助CVD工艺受到填充。