[发明专利]具有一个编程区域的非易失性半导体存储器件

权利要求书

1．一种非易失性半导体存储器件包括：一个半导体基片，一个包括一组非易失性半导体存储单元的存储单元阵列，其中每个存储单元包括一个在半导体基片上具有源极与漏极区域的单元晶体管，和每个都与所述源极和漏极区域相关设置的一个浮置栅极和一个控制栅极，以及一个形成在所述部分所述浮置栅极下面的半导体基片的一部分上的编程区域；一组每个都为所述非易失性半导体存储单元的一个对应行而设置的字线；一组每个都为所述非易失性半导体存储单元的一个对应列而设置的位线；一个为每组所述单元晶体管而设置的第一选择晶体管，用来响应相应一条所述字线的选择以便施加一个第一固定电压到相应所述单元晶体管组的漏极和控制栅极；一个第二选择晶体管，用来响应相应一条所述字线的选择以便施加一个第二固定电压到所述编程区域；以及一个为每个所述单元晶体管而设置的第三选择晶体管，用来响应相应一条所述字线的选择以便施加一个所述第一固定电压到所述单元晶体管组的源极。

2．根据权利要求1所述的非易失性半导体存储器件，其特征在于所述的第一固定电压从一条第一公共位线提供给所述存储单元的每个字节列，所述的第二固定电压从一条第二公共位线提供给所述存储单元的每列。

3．根据权利要求1所述的非易失性半导体存储器件，其特征在于在编程模式，在每个所述存储单元中所述单元晶体管的漏极和控制栅极的偏置电压低于每个所述存储单元中的浮置栅极的偏置电压。

4．根据权利要求1所述的非易失性半导体存储器件，其特征在于在快速擦除模式，在每个所述存储单元中所述单元晶体管的漏极和控制栅极的偏置电压高于浮置栅极的偏置电压。

5．一种非易失性半导体存储器件包括：一个半导体基片，一个包括一组非易失性半导体存储单元的存储单元阵列，其中每个存储单元包括一个具有源极与漏极区域在所述半导体基片上的单元晶体管，和每个都与所述源极和漏极区域相关设置的一个浮置栅极和一个控制栅极，以及一个形成在部分所述浮置栅极下面的所述半导体基片的一部分上的编程区域；一组每个都为所述非易失性半导体存储单元的一个对应行而设置的字线；一组每个都为所述非易失性半导体存储单元的一个对应列而设置的位线；一个为每组所述单元晶体管而设置的第一选择晶体管，用来响应相应一条所述字线的选择以便施加一个第一固定电压到相应所述单元晶体管组的漏极；一个为每组所述单元晶体管而设置的第二选择晶体管，用来响应相应一条所述字线的选择以便施加一个第二固定电压到所述组单元晶体管组的控制栅极，一个为每个所述单元晶体管而安排的第三选择晶体管，用来响应相应一条所述字线的选择以便施加一个第三固定电压到所述编程区域，和一个为相应所述单元晶体管之一而安排的第四选择晶体管，以便施加所述第二电压到所述单元晶体管的源极。

6．根据权利要求5所述的非易失性半导体存储器件，其特征在于从一条为所述存储单元的每个字节列而设置的第一公共位线提供所述的第一固定电压，从为所述存储单元的每个字节而设置的第二位线提供所述第二固定电压，以及从为所述存储单元的每个列而设置的第三公共位线提供所述第三固定电压。

7．根据权利要求5所述的非易失性半导体存储器件，其特征在于在编程模式，在每个所述单元晶体管中，所述单元晶体管的漏极和控制栅极的偏置电压低于浮置栅极的偏置电压。

8．根据权利要求5所述的非易失性半导体存储器件，其特征在于在快速擦除模式，在每个存储单元中，所述单元晶体管的漏极偏置电压高于控制栅极的偏置电压，高于浮置栅极的偏置电压。