[发明专利]具有一个编程区域的非易失性半导体存储器件

说明书

本发明涉及到一种非易失性半导体存储器件(诸如快速电可擦可编程只读存储器)，尤其是涉及到一种在每个存储器单元具有一个编程区域的非易失性半导体存储器件。

一种快速EEPROM(电可擦写可编程只读存储器)在已有技术上被认为是具有包括一组以矩阵形式排列的非易失性半导体存储器单元并且每个具有一个双层栅极结构的存储单元阵列。参考图1所示的一种常规EEPROM中的一个存储单元的截面视图，该存储单元包括一个形成在具有源极区和漏极区“S”与“D”半导体基片上的浮置栅极FG，具有一个没有显示的栅极氧化薄膜，以及一个形成在浮置栅极FG上具有另一个没有显示的氧化薄膜的控制电极CG。

在图1所示存储单元的编程中，例如，电子是通过在控制栅极CG与漏极之间加一个可编程电压而从浮置栅极FG分离出的，反之在存储单元的擦除中，电子是通过在控制栅极CG与漏极之间加一个擦除电压而被注入浮置栅极FG的。对于由单一步骤编程与擦除一组非可易失性存储单元的方案存在几种建议。

参考图2，被称作FLOTOX(浮置栅极沟道氧化物)的EEPROM的第一个建议是这样一组字线WL与一些源极线SL结合地提供给存储单元各自的行，而一条栅极线GL与8个位线BL结合地提供给存储单元的每8个列，如存储单元M40到M47。简单地讲，在图中只显示出一个具有类似结构存储单元的字节。

该EEPROM有一个对每个字节的字节选择晶体管Tr14，或存储单元M40到M47，并且每个存储单元有一个单元选择晶体管Tr13和一个具有用于存储数据的FLOTOX结构的单元晶体管Tr15。每个晶体管Tr13,Tr14和Tr15是由一个n-沟道晶体管来实现。

每个存储单元的单元选择晶体管Tr13具有一个连接到一条字线WL的栅极，并且具有连接在位线BL与单元晶体管Tr15的漏极之间的源极-漏极通路。字节选择晶体管Tr14有一个连接到字线WL的栅极，并且具有连接在栅极线GL与单元晶体管Tr15的控制栅极之间的源极-漏极通路。单元晶体管Tr15有一个连接到为单元晶体管M40到M47的每个字节安排的公共源极线SL的源极。单元晶体管Tr15有一个薄的栅极氧化膜，是为了使用来自/进入浮置栅极的电极沟道效应能够编程与擦写而安置在浮置栅极FG与半导体基片之间。

图3至图5显示了图2中所示EEPROM的8个存储单元M40到M47的三种不同的模式，包括一种可编程模式，一种快速擦除模式和一种读模式。图6显示在图3到图5的每种模式中提供的电压，这是以EEPROM中一种常规的模式实现的，即字节接字节方式。

在这种编程模式中，如图3和图6所示，在位线BL1到BL8之间，一些对应选定要被编程(用“0”编程)的存储单元的指定位线被加偏置电压Vpp(例如15伏)，同时指定字线WL1设置在偏置电压Vpp以开启选择晶体管Tr13和Tr14，指定源极线SL1被接通或浮置，而栅极线GL加零电压偏置。结果，存储在浮置栅极FG的电子被分离以便用“0”编程选定的存储单元。对于要被擦除(或用“1”编程)的存储单元和在此时没有选中的存储单元，对应于位线BL1到BL8之间的位线设置为零伏偏压，因此这些存储单元被擦除或保留在以前的状态。在这一阶段，对应于未选中的存储单元字线是零伏偏置电压。

在快速擦除模式中，如图4到图6所示，位线BL1到BL8加1伏偏置电压，同时指定字线WL1设置在偏置电压Vpp以开启选择晶体管Tr13和Tr14，源极线SL1被浮置，而栅极线加偏置电压Vpp。结果，为了快速擦除，电子被注入到指定存储单元的浮置栅极。在这一阶段，对应于未选中的存储单元组的栅极线和字线是零伏偏置电压。

在读模式中，如图5到图6所示，在位线BL1到BL8之间的一些对应选定编程存储单元的指定位线BL1到BL8是加1伏偏置电压，同时指定字线WL1设置在偏置电压Vdd以开启选择晶体管Tr13和Tr14，而指定源极线SL1与栅极线GL加零伏偏置电压。结果，指定存储单元的浮置栅极的电子能够通过用来判断每个选中存储单元的编程状态或擦除状态通过位线BL1到BL8进行检测。在这一阶段，对应于未选中存储单元的位线被浮置，而对应于未选中的存储单元的栅极线可以是零伏或1到2伏电压。