[发明专利]电子束单元投影孔径生成方法

说明书

本发明涉及一种电子束曝光装置元件，特别是一种单元投影孔径的生成方法。

诸如动态随机存取存储器(DRAM)之类的半导体电子元件的集成度已经增加，并要求超精细的加工工艺。为了在半导体生产过程中完成超精细的抗蚀图形，人们对一种采用局部单元投影方法的电子束曝光方法给予了极大的期望。该曝光方法使用一种具有与部分半导体图形或整个半导体图形相同形状孔径的Si基片的单元投影孔径。

通常，通过采用诸如使用光刻蚀法蚀刻抗蚀图形，使用等离子体的蚀刻工艺，或湿法蚀刻工艺之类的传统半导体加工工艺制备一种单元投影孔径，以便穿过一Si基片获得想要的图形。(见Y.Nakayama,H.Satoh等人的“用于EB单元投影光刻法的Si掩膜的热特性”，Jpn.J.应用物理，卷31(1992)，页：4268到4272，第一部分，No.12B,1992年12月[1]，以及Y.Nakayama,S.Okazaki，和N.Satoh的“电子束单元投影光刻法：一种新的使用特殊修整的Si孔径的高产率电子束直接记录技术”，J.Vac.Sci.技术B8(6),1990年11月/12月[2])

更具体的，首先从表面对Si基片进行等离子体蚀刻深度为15到30微米。此后，对Si基片进行底蚀刻以便通过蚀刻所保留的500到600微米从Si基片的底部打开一图形。

图7显示了按照前述文献[1]和[2]的一单元投影孔径的生成方法。下面将按照各个单元投影孔径的生成步骤说明单元投影孔径的生成方法。

首先，在Si基片表面旋涂厚度为1微米的保护层5，使用g射线或i射线放大投影曝光装置，接触曝光装置，电子束曝光装置等等对之进行曝光，并显影获得一抗蚀图形(图7A，单元图形曝光/显影步骤)。经常使用的Si基片是一种由两片Si基片8a和8b通过Si氧化物膜作为蚀刻掩膜9接合在一起的双面Si基片8(以下简称为Si基片8)。

接着，使用保护层5作为蚀刻掩膜，对Si基片8进行等离子体蚀刻大约20微米的深度(图7B,Si蚀刻步骤)。在此，为了获得最佳的蚀刻形状，可用Si氧化物膜而不是保护层5作为蚀刻掩膜。此时，在采用保护层之前，使用热氧化或CVD(化学蒸发沉积)在Si基片的表面上形成厚约1微米的Si氧化物膜，此后通过用于Si氧化物膜形成图形的前述抗蚀图形对Si氧化物膜进行蚀刻。接着，剥离保护层5以便使已形成图形的Si氧化物膜被用作蚀刻Si基片8的蚀刻掩膜。

接着，在Si基片8的顶表面和底表面形成氮化物膜6，并且还应用了保护层5。根据顶表面图形进行校直，底表面图形被曝光和显影以对保护层5制图形(图7C，氮化物膜制备，采用保护层/曝光/显影步骤)。

该抗蚀图形被用作蚀刻Si氮化物膜6的蚀刻掩膜。去除保护层后，使用Si氮化物膜6作为蚀刻掩膜，使用KOH溶液或类似物从底表面对Si基片8蚀刻厚度约600微米(图7D，底蚀刻步骤)。

最后，使用热磷酸去除Si氮化物膜6，并且用诸如Au之类的金属膜覆盖Si基片8的顶表面作为导电层7(图7E，导电层制备步骤)。基片被切成预定的尺寸，由此完成一单元投影孔径。

如上所述，传统的生产方法相当复杂并需要昂贵的半导体生产设备和高精度的加工工艺。生产量很低也是一个问题。

单元投影辐射型电子束曝光装置的放大比率，即晶片的尺寸与孔径尺寸的比率为1/10到1/100。例如，为了在晶片上获得0.1微米的图形，图形在孔径上的宽度为1到10微米。如果此宽度下Si的蚀刻深度为15到20微米，深宽比(深度和宽度的比率)的最大值为20。目前，在工艺上很难获得此种深宽比。

而且，由于蚀刻率很低，使用诸如KON之类的蚀刻溶液从底表面对Si基片进行深蚀刻500到600微米需要很长的时间。因此，在蚀刻时Si基片的表面被蚀刻溶液损坏，导致生产量很低。

而且，半导体装置的生产要求5％或更低的加工尺寸精度。因此，孔径加工精度应具有0.05到0.5微米的高精度。而且，为了允许通过具有最佳形状的电子束，蚀刻后的圆锥连接角应为89度或更高。用传统的工艺很难达到这种严格的加工精度。

而且，用传统的加工工艺，很难形成具有不同深度的孔径。因此，很难生产可通过区分在图形的想要的位置的电子束透射比来补偿邻近效应的单元投影孔径。

因此本发明的一个目的是提供一种使用聚焦的离子束蚀刻基片的单元投影孔径生成方法。