[发明专利]写驱动器和位线预充电装置和方法

权利要求书

1．一个用于电子计算机存储器的写驱动装置，该存储器具有与存储器相连的、用于向多个存储单元传送数据或从其中传送出数据的位线对，其特征在于，该写驱动装置包括：

(a)一个接收数据信号的数据输入端；

(b)一个接收再充信号的再充输入端；

(c)一个接收数据传播时钟信号的数据传播时钟输入端；

(d)一个与数据输入端、再充输入端和数据传播时钟输入端相连的写驱动逻辑电路，具有第一数据输出端和第二数据输出端，该写驱动逻辑电路响应于一个数据信号、一个再充信号和一个数据传播时钟输入在第一数据输出端产生第一数据输出信号，在第二数据输出端产生第二数据输出信号；以及

(e)一个与第一数据输出端、第二数据输出端和位线对相连的三态缓冲器，该三态缓冲器响应于第一输出信号和第二输出信号在该位线对上产生所需的充电状态。

2．如权利要求1所述的装置，其特征在于，数据传播时钟输入是从第一时钟信号和第二时钟信号导出的，第二时钟信号与第一时钟信号相位相差一个数据传播周期。

3．如权利要求1所述的装置，其特征在于，三态缓冲器包括：

(a)第一充电晶体管，将其漏-源电流路径连到一个电压源和位线对的第一位线，将其栅极连到写驱动逻辑电路的第一数据输出端；

(b)第一下拉晶体管，将其漏-源电流路径连到第一位线和地，将其栅极连到写驱动逻辑电路的第二数据输出端；

(c)第二充电晶体管，将其漏-源电流路径连到电压源和位线对的第二位线，将其栅极连到写驱动逻辑电路的第一数据输出端；以及

(d)第二下拉晶体管，将其漏-源电流路径连到第二位线和地，将其栅极连到写驱动逻辑电路的第一数据输出端。

4．如权利要求1所述的写驱动装置，其特征在于，写驱动逻辑电路包括：

(a)一个中间逻辑电路，与数据输入端和再充输入端相连，并具有第一中间输出节点和第二中间输出节点，该中间逻辑电路响应于数据信号和再充信号，在第一中间输出节点产生第一中间数据输出信号，在第二中间输出节点产生第二中间数据输出信号；以及

(b)一个输出逻辑电路，与第一和第二中间输出节点和数据传播时钟输入端相连，该输出逻辑电路响应于第一和第二中间数据信号和数据传播时钟信号，产生第一数据输出信号和第二数据输出信号。

5．如权利要求1所述的装置，还包括：

(a)预充电时钟信号装置，用于产生一个预充电时钟信号，该预充电时钟信号与数据传播时钟信号相关；以及

(b)一个预充电电路，响应于每个预充电时钟信号将预充电加到第一位线上。

6．如权利要求5所述的装置，其特征在于：

(a)数据传播时钟信号是从第一时钟信号和第二时钟信号导出的，第二时钟信号与第一时钟信号相位相差一个数据传播周期；以及

(b)预充电时钟信号是从数据传播时钟信号和具有与第一时钟信号相反的相位的第三时钟信号导出的。

7．如权利要求5所述的装置，还包括：

(a)第一保持晶体管，将其源-漏电流路径连到电压源和所述位线对的第一位线，将其栅极连到所述位线对的第二位线；以及

(b)第二保持晶体管，将其源-漏电流路径连到电压源和第二位线，将其栅极连到第一位线。    

8．如权利要求1所述的装置，还包括：

(a)第一保持晶体管，将其源-漏电流路径连到电压源和所述位线对的第一位线，将其栅极连到所述位线对的第二位线；以及

(b)第二保持晶体管，将其源-漏电流路径连到电压和第二位线，将其栅极连到第一位线。

9．一种向电子计算机存储器写数据的方法，该存储器具有向多个存储单元传送数据或从其中传送出数据的位线对，其特征在于，所述方法包括下列步骤：

(a)响应于数据输入信号、再充信号和数据传播时钟信号，在第一数据输出端产生第一数据输出信号，在第二数据输出端产生第二数据输出信号，第一和第二数据输出信号一起代表要加到所述位线对上的逻辑数据状态；以及

(b)响应于第一和第二数据输出信号，在所述位线对上产生所需的充电状态。