[发明专利]写驱动器和位线预充电装置和方法

说明书

本发明涉及电子计算机存储器，特别涉及高速缓冲存储器。本发明包括一个写驱动器和预充电电路，还包括用于对位线对进行预充电以及向电子计算机存储器写的方法。

可用于微处理器的存储器通常包括专用的高速存储器，称之为高速缓冲存储器或简称为高速缓存。高速缓冲存储器包括一个存储单元的阵列，每个存储单元适合存储一位数据。将多个存储单元排列成一列，该列由被称为位线对的两个导线相连接。存储器包括许多这样的存储单元列。通过与每个存储单元列相连的位线对将数据写入存储单元或从其中传送出。在位线对的一个位线上的处于“高”量程的电压信号代表一个逻辑状态，而在相对位线上的处于“高”量程的电压信号代表相反的逻辑状态。由字线将存储单元连成行，其中字线用于激活在一列中的一特定存储单元，并允许数据、即一种逻辑状态或另一种逻辑状态被写入该特定单元或从其传送出。

在向一列内的一个存储单元的写操作期间，应用写驱动器来控制位线对的充电状态。写驱动器包括一个与该位线对相连的电路，该电路使得位线对中的位线具有所希望的代表要存储在一个存储单元中的数据的电压状态。一个列译码器和读出放大器也连在该位线对上，用于读取已经存储在存储单元中的数据。一个位线预充电电路通常与写驱动器电路同时出现。位线预充电电路在读或写操作之前对位线对的两个位线进行充电。

写驱动器和预充电电路的操作是高速缓存以及微处理器的操作的关键。如果写驱动器工作不正常，则错误的数据或指令将被存储在或写入高速缓存中。预充电电路也必须正常地工作，以确保在对高速缓存的读操作期间读取出所需数据。没有正确的预充电，在读操作期间，在位线对上会出现不正确的充电状态，将导致从存储器中读取出不正确的数据或指令。

在对沿位线对的存储单元的读操作期间还出现了另一个问题。在读操作中，在该位线对的一个位线上必须保持逻辑高充电电平。在现有技术中，充电电平只是由在选定存储单元中的一个小晶体管来保持。然而，在长的读操作期间，与位线有关的电容和与存储单元的传输门器件有关的结电容会使得位线上的电荷减少到不可接受的程度。

本发明的一个目的是提供一种克服了与现有的写驱动电路有关的上述问题以及其他问题的写驱动装置。更特别地，本发明的一个目的是提供一种帮助便于在电子计算机存储器、包括高速缓冲存储器中正确地读写操作的装置和方法。

为了实现这些目的，依据本发明的写驱动器和预充电电路使写和预充电操作与公共的系统时钟信号同步。在预充电和写操作之间的同步能确保在数据被写入之后位线被正确地预充电，还防止对所需数据的干扰。一个保持电路与位线对相连，以确保所需位线在整个长的读操作期间保持其高充电状态。

写驱动器包括一个具有两个数据输出线的写驱动器逻辑电路，一个数据输出线对应于该位线对的第一位线或真(true)位线，另一个对应于第二位线或互补(complement)位线。写驱动器逻辑电路适于通过一个数据输入端从主存储器接收一个数据输入信号，并通过一个再充输入端从处理器接收一个写允许信号或再充信号。依据本发明，写驱动器逻辑电路还接收一个数据传播时钟信号。该数据传播时钟信号是从系统时钟和数据被写入位线对和选定的存储单元或从其传送出的时间导出的。写驱动器还包括一个三态缓冲器，响应于与写驱动器逻辑电路相连的数据输出线的状态通过该三态缓冲器将所需电荷加到位线对上。

一个从系统时钟信号导出的时钟信号对写驱动器的控制为以写模式进行调试提供了便利。由于写操作是由系统时钟控制的，降慢系统时钟会延迟写操作，以确保所需字线导通并将正确的数据写入存储单元。然而，在标准时钟速度和较慢速度情况下，在出现一个写错误时，都会指示出硬件故障。

预充电电路包括两个预充电晶体管，每个晶体管连到一个不同的位线，用于将一个电源电压加到相应的位线上。并且，预充电电路最好包括一个连在每个位线之间的均衡(equalizing)晶体管，用来均衡位线之间的电荷。依据本发明，在预充电电路中的每个晶体管都由一个预充电时钟信号来控制，该预充电时钟信号是从系统时钟信号导出的，并与用于控制数据何时从写驱动器被强制或从选定的存储单元读出的数据传播时钟信号相关。在每个系统时钟周期，预充电时钟信号超前数据传播信号。在预充电电路和写驱动器之间的这种同步消除了当在读操作开始时一个或两个位线未完全充电到所需电压时出现的问题。并且，在写驱动器和预充电电路之间的同步确保了预充电不会干扰从写驱动器强制的所需充电状态或与之发生冲突。