[发明专利]半导体装置

说明书

本发明涉及半导体装置，特别是涉及能谋求存储单元的稳定工作的半导体装置。

作为现有的半导体装置，说明具备静态随机存取存储器(以下，记为「SRAM」。)的半导体装置。SRAM是易失性的半导体装置。在SRAM中，在配置成矩阵状的互补型数据线(位线)和字线的交叉部分处配置存储单元。在图20A、20B中示出该存储单元的等效电路。参照图20A、20B，存储单元由触发电路F和2个存取晶体管A1、A2构成。在触发电路F中，通过使由负载元件L1和驱动晶体管D1构成的1个倒相器INV1和由负载元件L2和驱动晶体管D2构成的另一个倒相器INV2的输入端子和输出端子分别交叉连接，构成2个存储节点N1、N2。

将存取晶体管A1的源区连接到存储节点N1上，将该存取晶体管A1的漏区连接到互补型位线的一条位线上。同样，将存取晶体管A2的源区连接到存储节点N2上，将该存取晶体管A2的漏区连接到互补型位线的另一条位线上。将驱动晶体管D1的漏区(共同)连接到存取晶体管A1的源区上，将源区连接到接地线V_EE上。将驱动晶体管D1的栅电极连接到存取晶体管A2的源区上。

此外，将驱动晶体管D2的漏区(共同)连接到存取晶体管A2的源区上，将源区连接到接地线V_EE上。将驱动晶体管D2的栅电极连接到存取晶体管A1的源区上。将负载元件L1的一端连接到存取晶体管A1的源区上，另一端连接到电源线(V_CC线)上。此外，将负载元件L2的一端连接到存取晶体管A2的源区上，另一端连接到电源线(V_CC线)上。

将存取晶体管A1、A2的栅电极连接到字线(WL)上。利用字线(WL)来控制存取晶体管A1、A2的导通。在存储节点N1、N2中，有下述两个稳定状态：或是在一个存储节点的电压为高电平时另一个存储节点的电压为低电平的状态，或是其相反的状态。将其称为双稳定状态。只要对存储单元施加预定的电源电压，则存储单元能继续保持该双稳定状态。

其次，说明工作情况。首先，在对特定的存储单元写入数据时，利用与该存储单元对应的字线(WL)，在使存取晶体管A1、A2导通的同时，根据所希望的逻辑值对互补型的位线对强制性地施加电压。由此，将触发电路F的2个存储节点N1、N2的电位设定为上述的双稳定状态，将数据作为电位差来保存。

而且，在读出数据时，通过使存取晶体管A1、A2导通，将存储节点N1、N2的电位传递给位线，来读出数据。

其次，使用图来说明示出上述的存储单元的工作特性的输入输出传递特性。首先，在图21中示出图20B中示出的1对倒相器中的输入输出传递特性。在图21中，纵轴是存储节点N2的电位，横轴是存储节点N1的电位。用曲线C、C1示出1对倒相器的输入输出的相对关系。为了起到作为触发器的功能，曲线C、C1必须具有2个交点、即稳定点S1、S2。特别是为了使存储单元耐受住实际的使用，必须设计成使被曲线C、C1包围的区域变得足够大。此时，如该图中所示，使用与曲线C、C1内接的圆的直径作为该指标。特别是，将该圆的直径称为静态噪声容限(SUM)。

其次，图22示出了存储单元的备用(standby)时的输入输出传递特性。在备用时，存取晶体管A1、A2没有导通。因此，存储单元的倒相器分别由驱动晶体管D1、D2和负载元件L1、L2来构成。此时，由于负载元件L1、L2的阻抗较高，故倒相器的输出的过渡部分的斜率变得陡峭。因而，在这种情况下，静态噪声容限较大，能稳定地保存数据。

其次，图23示出了在读出数据时的存储单元的输入输出传递特性。在读出数据时的存储单元中，存取晶体管A1、A2被导通，列电流流入低电平一侧的存储节点中。由此，与将较低的阻抗的负载以并联方式连接到负载元件上的情况等效。因此，与不存在高阻抗的负载元件L1、L2的情况相同。因而，倒相器作为以存取晶体管为负载的NMOS增强型倒相器来处理。此时的倒相器的输入输出的关系如曲线C、C1那样来表示，特别是如果与备用时的倒相器的输出来比较，可知倒相器的输出的过渡部分的斜率变得缓和。这一点显示了倒相器的增益比备用时的增益下降。

其次，图24示出了在写入数据时的存储单元的输入输出传递特性。在写入数据时的存储单元中，存取晶体管A1、A2被导通，通过将互补型位线的一条位线的电压下降到更接近于接地电位(将这一点称为「下拉pulldown」)，使一个存储节点的电位成为低电平。