[发明专利]在集成电路中形成沟槽式电容器的改进技术

权利要求书

1．一种在衬底内形成包括掩埋板的沟槽式电容器的方法，包括：

在所述衬底内形成沟槽，所述沟槽具有沟槽内表面；

在所述沟槽内形成氧化物轴环，所述氧化物轴环覆盖所述沟槽内表面的第一部分，留下所述沟槽内表面的第二部分没有被所述氧化轴环覆盖；

此后使用等离子体增强的掺杂工艺用第一掺杂剂掺杂所述沟槽内表面的所述第二部分，设置所述等离子体增强的掺杂工艺使所述第一掺杂剂基本上扩散到所述第二部分内，而没有在所述沟槽内表面上淀积附加层；以及

使用高温工艺将所述第一掺杂剂驱入到所述衬底内形成所述掩埋板。

2．根据权利要求1的方法，其中使用硅的局部氧化(LOCOS)工艺完成所述形成所述氧化物轴环。

3．根据权利要求1的方法，其中所述衬底为p型衬底，所述第一掺杂剂为n型掺杂剂。

4．根据权利要求1的方法，其中所述衬底为n型衬底，所述第一掺杂剂为p型掺杂剂。

5．根据权利要求4的方法，其中所述第一掺杂剂为砷掺杂剂。

6．根据权利要求1的方法，其中所述等离子体掺杂工艺包括等离子体浸没离子注入(PIII)工艺。

7．根据权利要求1的方法，其中所述等离子体掺杂工艺包括等离子体掺杂(PLAD)工艺。

8．根据权利要求1的方法，还包括：

在所述驱入之前在所述第一掺杂剂上形成帽盖层，设置所述帽盖层防止所述第一掺杂剂在所述驱入期间污染使用的室。

9．根据权利要求1的方法，其中所述沟槽为瓶颈形，所述瓶颈形沟槽的沟槽开口比所述瓶颈形沟槽的内部区域的横截面窄。

10．根据权利要求9的方法，其中在动态随机存取存储器(DRAM)电路的制造中使用所述瓶颈形沟槽。

11．一种衬底内形成包括掩埋板的沟槽式电容器的方法，所述方法包括：

在所述衬底内形成沟槽，所述沟槽具有沟槽内表面；以及

使用等离子体增强的掺杂工艺用第一掺杂剂掺杂至少所述沟槽内表面的第一部分，设置等离子体增强的掺杂工艺使所述第一掺杂剂基本上扩散到所述第一部分内，而没有在所述沟槽内表面上淀积附加层，所述第一掺杂剂为形成掩埋板使用的掺杂剂。

12．根据权利要求11的方法，其中所述等离子体增强掺杂工艺为等离子体浸没离子注入(PIII)工艺和等离子体掺杂(PLAD)工艺中的一种。

13．根据权利要求12的方法，还包括：

在所述掺杂之前，在所述沟槽内形成氧化物轴环，所述氧化物轴环覆盖所述沟槽内表面的第二部分，留下所述沟槽内表面的第一部分没有被所述氧化物轴环覆盖。

14．根据权利要求13的方法，其中使用所述氧化物轴环作为掩模在所述掺杂期间保护与所述氧化物轴环相邻的衬底区域不受所述第一掺杂剂的渗透。

15．根据权利要求13的方法，其中使用硅的局部氧化(LOCOS)工艺完成所述形成所述氧化物轴环。

16．根据权利要求13的方法，其中所述衬底为p型衬底，所述第一掺杂剂为n型掺杂剂。

17．根据权利要求13的方法，其中所述衬底为n型衬底，所述第一掺杂剂为p型掺杂剂。

18．根据权利要求17的方法，其中所述第一掺杂剂为砷掺杂剂。

19．根据权利要求11的方法，还包括：

在所述驱入之前在所述第一掺杂剂上形成帽盖层，设置所述帽盖层防止所述第一掺杂剂在所述驱入期间污染使用的室。

20．根据权利要求11的方法，其中所述沟槽为瓶颈形，所述瓶颈形沟槽的沟槽开口比所述瓶颈形沟槽的内部区域的横截面窄。

21．根据权利要求11的方法，其中在动态随机存取存储器(DRAM)电路的制造中使用所述瓶颈形沟槽。