[发明专利]在集成电路中形成沟槽式电容器的改进技术

说明书

本发明涉及以半导体为基础的器件的制造。特别是，本发明涉及其内包括沟槽式电容器的动态随机存取存储器(DRAM)集成电路的制造。

在DRAM电路中使用沟槽式电容器作为存储元件是众所周知的。在通常的沟槽式电容器中，为朝向沟槽式电容器底部设置的导电区的掩埋板经常用于将相邻的沟槽式电容器连接在一起。在现有技术中，经常通过适当含掺杂剂层的常规淀积工艺形成涂敷在沟槽内表面的掩埋板。淀积工艺之后进行掺杂剂从淀积的含掺杂剂层扩散到衬底内的掺杂剂扩散步骤，由此产生起掩埋板作用的导电区。

为便于讨论，图1示出了衬底102，表示形成有沟槽式电容器的衬底。在图1的例子和图中，为便于讨论，衬底102一致地假定为p型衬底，当然同样可以使用n型衬底形成沟槽式电容器，这对本领域的技术人员是公知的。通常由适当的腐蚀工艺例如为反应离子腐蚀(RIE)一个例子的干腐蚀在衬底102内形成沟槽104。

沟槽104形成在衬底102内之后，含掺杂剂层106覆盖地淀积在衬底102和沟槽104的内表面上。含掺杂剂层106可以是例如由如掺杂砷或掺杂磷的玻璃层等的n型掺杂剂(如果衬底102为p型)掺杂的氧化层。砷掺杂层可以包括例如氮化硅/氧化物帽盖层以避免向外扩散退火。相反，如果衬底102为n型衬底，那么含掺杂剂层106可以包括例如硼等的p型掺杂剂。含掺杂剂层106可以使用任何适当的淀积工艺淀积，例如化学汽相淀积(CVD)、低压化学汽相淀积(LPCVD)或等离子体增强化学汽相淀积(PECVD)。

在图2和3中，光刻胶栓塞形成在沟槽104内，以便于腐蚀掉部分淀积的含掺杂剂层106。由于不需要让掩埋板掺杂剂扩散到与器件区(例如DRAM单元晶体管的源和/或漏区，即沟槽104的上部区域)相邻的衬底区域内，因此除去部分淀积的含掺杂剂层106很必要。由此，进行图2中的光刻胶填充步骤，用光刻胶材料110填充沟槽104。在图3中，首先使用常规的光刻胶深腐蚀工艺将光刻胶110深腐蚀到标号112显示的位置。然后将含掺杂剂层106深腐蚀到深腐蚀的光刻胶的位置(即，大约到图3中标号112指示的位置)。

在图4中，除去前面深腐蚀光刻胶栓塞110A，并淀积包括例如氧化物/氮化物/氧化物(ONO)(其中一个氧化层起氮化物和衬底材料之间粘接促进层的作用)的三层结构或氮化物/氧化物(NO)的二层的帽盖层114到沟槽104内以及前面深腐蚀的含掺杂剂层106A内。帽盖层114的一个功能是在使用高温步骤将掺杂剂从含掺杂剂层106驱入到沟槽104底部的衬底区内的随后的掺杂剂驱入工艺中保持掩埋板掺杂剂(例如砷)离开沟槽。

在图5中，使用高温掺杂剂驱入工艺使含掺杂剂层106内的掩埋板掺杂剂材料扩散到相邻的衬底区内形成以上提到的掩埋板的导电区。掺杂剂驱入工艺可以通过例如将衬底在高温下暴露特定的时间(例如，首先在氩气或N₂气氛中约1050℃暴露下约20秒)。掺杂剂穿过适当的距离到衬底材料内形成掩埋板(图5中显示为掩埋板116)后，在随后的腐蚀工艺(例如湿腐蚀)中除去帽盖层114和含掺杂剂层106。应该指出图5仅示出了部分掩埋板，并且掩埋板可以连接到多个沟槽式电容器。此后，使用附加的常规工艺步骤形成沟槽式电容器(包括区120内的氧化轴环)和相关DRAM单元的其它部件。

虽然形成掩埋板的现有技术在过去完成了在沟槽底部形成导电区的任务，但存在着显著的缺点。例如，现有技术的工艺要求实际淀积含掺杂剂层(例如图1中的含掺杂剂层106)。对于相对低密度的器件，沟槽具有较宽的沟槽开口，所述淀积要求不需太多困难就能满足。然而，随着现代的集成电路密度的增加，沟槽的横截面变得越来越小，并且封装的越来越紧密。随着沟槽开口显著变小，但沟槽仍然很深以提供足够的存储容量起存储单元(例如，40FF/DT)的作用。例如，现代的高密度DRAM(例如，1千兆位以上)要求沟槽小到0.15微米宽和达到6微米深。

窄和/或高宽比高的沟槽，特别是在窄、高宽比高的沟槽的底部形成加固层和结构对工艺工程师提出额外的挑战。特别是，使用窄沟槽使形成含掺杂剂层(例如图1的含掺杂剂层106)的淀积工艺不再需要。现已发现当沟槽横截面低于某个尺寸时，经常在沟槽内的含掺杂剂层中，特别是靠近沟槽的底部要形成掩埋板处形成空隙。在图1中示出了含掺杂剂层106内的示例性空隙202。