[发明专利]制造半导体器件的方法

说明书

本发明涉及具有多层布线结构的半导体器件的制造方法，特别涉及形成层间介质膜以使芯片平面化的方法。

随着布线电阻(R)与布线之间寄生电容(C)之积RC(时间常数)增加，半导体器件的工作速度减小，并且布线之间寄生电容(C)与布线间隔成反比例地增加。因此，为了提高半导体器件的工作速度，重要的是减小寄生电容。

通过增加层间介质膜的厚度可减小不同层之间的寄生电容。另一方面，为了减小相同层之间的寄生电容，要求下列方法中的一种方法：增加布线间隔、减小布线高度和使用低介电常数(low-specific-permittivity)。在这些方法中，增加布线间隔和减小布线高度的方法因其与最近的半导体器件微型结构化、布线间隔减小和布线之间纵横比(布线厚度(＝布线高度)/布线间隔)增大的趋势相违而不适用。因此，对于同一层的布线，必需通过填充低介电常数的层间绝缘膜来减小寄生电容。尤其是对于具有窄布线间隔的部分和布线之间具有高纵横比的部分，因RC(时间常数)如前所述实际上较高，因而很有必要填充低介电常数的层间绝缘膜。

另一方面，多层布线已广泛地用于半导体器件的微型结构中。作为用于具有多层布线的半导体器件的层间介质膜，使用二氧化硅系绝缘膜。可是，当如铝之类的金属被用作布线材料时，形成层间绝缘膜中的温度被限制于450℃以下。因而，PE-TEOS膜被广泛地用作层间绝缘膜。PE-TEOS膜是用TEOS(原硅酸四乙脂(tetraethylorthosilicate))通过等离子体增强化学汽相淀积形成的二氧化硅膜。PE-TEOS膜的介电常数约为4.2-4.4。可是，当仅通过PE-TEOS膜形成掩埋的绝缘膜时，在以下几点尚有改进的余地。即，具有布线间隔短于0.5μm和纵横比大于1的布线间隙不能完全地掩埋，进而在微小布线之间很可能产生空隙。此外，表面的不平度很可能增加，这导致在于腐蚀上金属布线时产生金属腐蚀残留物和使上布线本身中断。

因此，需要在微小布线之间掩埋低介电常数绝缘膜和使表面平坦化的方法。下面描述的方法是这种方法的常规方法。

第一种常规方法由Furusawa等人在Symposium on VLSITechnology(1995年)上进行了报道。该方法使用具有夹置结构的层间绝缘膜，在该结构中用介电常数为4.5的上PE-TEOS膜和下PE-TEOS膜夹置具有3.0的低介电常数的有机SOG(旋涂玻璃)膜。其中，在没有深腐蚀的条件下(不进行深腐蚀工艺)，有机SOG膜被留在整个表面上。这样，有在通孔侧壁露出有机SOG膜的结构。

图1A-1C是展示用于制造半导体器件的第一常规方法顺序步骤的剖面图。首先，如图1A所示，在硅衬底601的整个表面上形成绝缘膜602，然后利用光刻和干腐蚀法形成主要由铝构成的金属膜的下布线603a-603c。在这些布线上，薄薄地形成作为接触层的PE-TEOS膜的第一二氧化硅膜604。然后再在其上，用涂敷烘焙(coating-baking)法形成介电常数为3.0的含有机物的SOG(有机物SOG)膜605。最后，在整个表面上，薄薄地形成PE-TEOS膜的第二二氧化硅膜606。这样，便形成由第一二氧化硅膜604、有机物SOG605和第二二氧化硅膜606的三层构成的层间介质膜615。

然后，如图1B所示，用光刻和干腐蚀法，使用光刻胶607作掩模形成通孔608a、608b。当用氧等离子体除去光刻胶607时，使用下述方法。第一步骤是，在1.2毫乇的低压下，用氧反应离子腐蚀法，使暴露于通孔608a、608b侧壁上的有机SOG膜605表面玻璃化(vitrified)。第二步骤是，在1乇的低压下，用氧磨除光刻胶607。特别地将该步骤示于图1B中。最后，为了完全地除去光刻胶残留物，进行湿式光刻胶清除。按照上述步骤，在层问介质膜615中形成预定的通孔608a、608b。

最后，如图1C所示，用溅射法，在整个表面上形成钛膜610和氮化钛膜611。然后，用热CVD(化学汽相淀积)法，形成钨膜612。