[发明专利]半导体器件及其制造方法

说明书

本发明涉及半导体存储器及其制造方法，特别涉及在基片上层配有存储电容的半导体存储器及其制造方法。

近年来，半导体存储器中，在实现微细加工的同时，通过工艺简化和消减工艺数降低制造成本成为重要的课题(例如，参见特开平09-186159号公报、特开平09-205064号公报等)。

图9是表示以往的半导体存储器一例的配置图，图10是表示图9的C-D线剖面的图。图11和图12是表示以往的半导体存储器制造工艺的工艺剖面图，对应于图9的C-D线剖面。

参照图11和图12，按工艺顺序说明以往的半导体存储器的制造方法。

首先，在半导体基片上，利用公知的技术形成元件隔离氧化膜2和扩散层区3。

接着，在整个表面上堆积第一绝缘膜16后，在预定区形成作为位线4的布线层，在其上堆积第二绝缘膜17后，埋入位线4。

而且，如图11所示，采用光刻技术，开孔例如带有上部为0.2μm左右、底部为0.15μm左右开孔直径的电容器触点5。

随后，在该开孔中，堆积例如掺有杂质的多晶硅膜，埋设电容器触点5。

接着，在整个表面上以厚度0.7μm左右成膜例如掺有杂质的多晶硅膜后，采用光刻技术进行构图，在电容器触点5上形成电容器下部电极6。

之后，在成膜例如厚度6nm左右的氮化硅膜构成的电容器绝缘膜9和掺有磷等杂质的多晶硅膜后，采用光刻技术，除去预定区的多晶硅膜，形成电容器上部电极10。

该工艺中，按照以往的技术，由于在整个表面上形成电容器上部电极10，以覆盖电容器下部电极6，所以在该状态下不能获得不电连接电容器上部电极10时与电容器上部电极10相比为下层的扩散区3或栅极或位线4和与电容器上部电极10相比为上层的上层布线11的电连接。

因此，即使在扩散层区3等中形成获得电连接的连接孔，但为了确保不与电容器上部电极10电连接的区域，就必须有形成如图11所示的抗蚀剂图形，除去半导体芯片端部的电容器上部电极10的工艺，而除去后的电容器上部电极10变为有图9所示轮廓的形状。

接着，如图12所示，成膜层间绝缘膜后，在延伸电容器上部电极10的区域中，利用光刻技术，形成带有例如上部为0.4μm左右、底部为0.35μm左右开孔直径的用于形成金属触点13的开孔。

而且，在成膜例如钛、氮化钛和钨等布线材料后，进行钨深腐蚀，形成钨栓塞12，而且通过形成上层布线11，得到图10的形状。

其中，参照图10，如果说明以往的半导体存储器的结构，那么在半导体基片1上，有元件隔离氧化膜2和扩散层区3，在其上通过第一绝缘膜16形成位线4，形成用于覆盖该位线4的第二绝缘膜17。

在扩散层区3上的第一绝缘膜16和第二绝缘膜17上，通过电容器触点5，形成电容器下部电极6，与扩散层区3电连接。

而且，为了覆盖电容器下部电极6，形成电容绝缘膜9，在其上电容器上部电极10覆盖电容器下部电极6，并且具有延伸直至用于获得与上层布线11电连接的金属触点区的结构。

而且，电容器上部电极10和上层布线11通过钨栓塞12进行电连接。

如上所述，以往的半导体存储器的制造方法中，由于在整个表面上形成电容器上部电极，以覆盖电容器下部电极，所以在该状态下不能获得不电连接电容器上部电极时与电容器上部电极相比为下层的扩散区或栅极或位线和与电容器上部电极相比为上层的上层布线的电连接。因此，即使在扩散层区等中形成用于获得电连接的连接孔，但为了确保不与电容器上部电极电连接的区域，必须形成抗蚀剂图形，必须除去存储器单元阵列之外的电容器上部电极。

因此，在该工艺中，除电容器上部电极的成膜外，还必须进行抗蚀剂涂敷、焙烘、曝光、显象、腐蚀、抗蚀剂除去等处理，在要求降低成本的半导体存储器中，如果不依靠光刻工艺能够形成电容器上部电极，那么就可以消减工艺数。

因此，基于对上述技术的认识提出了本发明，其目的在于提供通过不进行光刻工艺就可以形成电容器上部电极，消减工艺数的完全新式的半导体存储器的制造方法及其半导体存储器。

为了实现上述目的，本发明的半导体存储器的制造方法，如果论述其概要，那么在构成半导体存储器的存储器单元阵列附近，用与电容器下部电极相同的工艺，配置在同一层上形成的虚设图形，在其上通过绝缘膜堆积导电部件后，深腐蚀该导电部件以便不覆盖电容器下部电极或虚设图形的上部，形成电容器上部电极，更详细地说，具有下述特征。