[发明专利]存储器地址发生电路和半导体存储器件

权利要求书

1．一种用于具有读和/或写操作功能的半导体存储器中的存储器地址发生电路，其中包括：

多个用于接收具有m个位的一起始地址的多个端子；

一个锁存来自m位起始地址的n个较低位的计数器，该计数器根据时钟信号增加该n个最低位以产生一计数值；

一个用于锁存起始地址的m-n个较高位的地址锁存器；

一结束地址运算电路，其用于通过从m位起始地址的n个较低位中减去一个而产生一脉冲结束地址；

一比较器电路，它用于当计数值与结束地址相匹配时，产生具有预定电平的一脉冲结束信号；以及

其中读/写操作是通过在该脉冲结束信号产生时停止该计数器的增加而实现的。

2、根据权利要求1所述的存储器地址发生电路，其特征在于，

该计数器包括第一计数电路，它根据一地址锁存信号锁存该m位起始地址的最低位，并且当第一脉冲长度指定信号处于预定电平时，增加该最低位，并产生该计数值的最低位。

3、根据权利要求2所述的存储器地址发生电路，其特征在于，

该计数器还包括第二计数电路，它根据该地址锁存信号锁存该m位起始地址的第二最低位，并且当第二脉冲长度指定信号处于预定电平时，增加该最低位，并产生该计数值的第二最低位。

4、根据权利要求3所述的存储器地址发生电路，其特征在于，

该计数器还包括第三计数电路，它根据该地址锁存信号锁存该m位起始地址的第三最低位，并且当第三脉冲长度指定信号处于预定电平，增加该最低位，并产生该计数值的第三最低位。

5、根据权利要求1所述的存储器地址发生电路，其特征在于，

该地址锁存器包括根据该地址锁存信号分别锁存各m-n个较高起始地址位的值的m-n个锁存电路。

6、根据权利要求1所述的存储器地址发生电路，其特征在于，

该结束地址计算电路包括：

一个第一减法电路，它使m个起始地址位的最低位反相，并输出该脉冲结束地址的最低位；以及

一个第二减法电路，它在起始地址的最低位处于预定电平时，使得该m个起始地址位的第二最低位反相。

7、根据权利要求6所述的存储器地址发生电路，其特征在于，

该结束地址计算电路还包括一个第三减法电路，它在该起始地址第一和第二位处于预定电平时使m个起始地址位的最低位反相，并输出该脉冲结束地址的第三最低位。

8、根据权利要求1所述的存储器地址发生电路，其特征在于，

该计数器包括产生第一进位信号的第一计数器电路；以及

该比较器电路包括一个第一相等检测器电路，它用于检测该脉冲结束地址的最低位与第一进位信号之间的一致性，并产生一个第一相等信号。

9、根据权利要求8所述的存储器地址发生电路，其特征在于，

该计数器包括分别产生第二和第三进位信号的第二和第三计数电路；以及

该比较器电路还包括：

一个第二相等检测器电路，它用于检测该脉冲结束地址的第二最低位与第二进位信号之间的一致性，并产生一个第二相等信号；以及

一个第三相等检测器电路，它用于检测该脉冲结束地址的第三最低位与第三进位信号之间的一致性，并产生一个第三相等信号。

10、根据权利要求9所述的存储器地址发生电路，其特征在于，

该比较器还包括一个接收该第一、第二、和第三相等信号并产生该脉冲结束信号的比较输出电路。