[发明专利]半导体器件制造方法

说明书

本发明涉及一种用于制造半导体器件的方法，更具体地说，其涉及具有自对准硅化物处理的半导体器件制造方法。

在半导体器件技术领域中，无论何时均希望能够实现更高的集成度以及进一步微型化。另一方面，当MOSFET(金属氧化物半导体场效应晶体管)的栅等于或小于大约0.35μm时，将会出现诸如短沟道效应等问题。如果为了抑制此种短沟道效应而将扩散层作得很薄，又会使扩散层的阻值升高。因此，为了克服这些问题，目前所采用的常用方法是应用自对准硅化物处理，其中在源层，漏层和构成栅电极的多晶硅的表面上生长一层钴膜，随后通过加热形成硅化钴以由此来降低其阻值。

然而，如图6所示，在一个硅衬底1上的源层9和漏层10表面上形成的硅化钴层的底部区域中，可能会不规则地生长出齿钉形状的钴膜并穿透厚度仅为大约100nm的源层9和漏层10，从而引起泄漏电流的问题。

为了解决上述问题，日本未决专利申请公开No.251967/1997中公开了一种降低阻抗的方法。在此方法中，在形成钴膜之前，首先通过离子注入在硅基片上的一个杂质扩散层的上部形成一层非晶态层，随后再在该杂质扩散层上形成一层钴膜。接着，通过在一个相对较低的温度下的热处理使该钴膜与杂质扩散层中硅彼此发生反应，其结果是，在该非晶态层的上部形成一层由CoSi或Co₂Si构成的硅化钴层。其后，将未发生反应的钴清除掉并进行第二次热处理以将CoSi或Co₂Si变成CoSi₂，以由此降低其阻抗。

根据其所公开的技术，非晶态层防止了硅化钴的组成元素的向下运动，从而能够抑制齿钉的产生。

然而，在此方法中，很难控制使非晶态部分被完全地消耗掉的条件。硅化钴层和源-漏层之间将会存留有一部分非晶态而形成晶格缺陷，其将导致诸如包括导通电流在内的晶体管特性的恶化，并使可靠性被降低。尽管通过在高温下退火可以使作为缺陷存留下来的非晶态部分复原，但其所需的温度通常均要超过900℃。这将使硅化钴发生聚集并使硅化钴膜的耐热性降低，另外还会使其电阻再次升高。

针对上述问题，本发明的一个目的是提供一种用于制造半导体器件的方法，其中将抑制硅化钴齿钉的产生，由此较好地控制漏泄电流从而实现优良的晶体管特性以及较高的可靠性。

本发明目的在于发明一种用于制造半导体器件的方法，其包括在一个其中形成有杂质扩散层的硅衬底中形成钴膜的步骤，并通过热处理在与所述钴膜相接触的硅层中形成硅化钴的步骤；其中所述热处理包括如下步骤：通过在低于400℃的温度下进行的第一热处理形成Co₂Si膜；通过进行第二热处理形成CoSi₂膜。

另外，本发明目的在于发明一种用于制造半导体器件的方法，其包括在其中形成有杂质扩散层的硅衬底中形成钴膜的步骤，以及通过热处理在与所述钴膜相接触的硅层中形成硅化钴的步骤；其中所述热处理包括如下步骤：通过在低于400℃的温度下进行的第一热处理形成Co₂Si膜；通过进行第二热处理形成CoSi膜；以及通过进行第三热处理形成CoSi₂膜。

另外，本发明目的在于发明一种用于制造半导体器件的方法，其包括在其中形成有杂质扩散层的硅衬底中形成钴膜的步骤，并通过热处理在与所述钴膜相接触的硅层中形成硅化钴的步骤；其中所述热处理包括如下步骤：通过在低于400℃的温度下的进行长达2分钟或更长时间的第一热处理形成预定厚度的Co₂Si膜；通过进行第二热处理形成CoSi₂膜。

另外，本发明目的在于发明一种用于制造半导体器件的方法，其包括在其中形成有杂质扩散层的硅衬底中形成钴膜的步骤，并通过热处理在与所述钴膜相接触的硅层中形成硅化钴的步骤；其中所述热处理包括如下步骤：通过在低于400℃的温度下的进行长达2分钟或更长时间的第一热处理形成厚度为预定厚度的Co₂Si膜；通过进行第二热处理形成CoSi膜。以及通过进行第三热处理形成CoSi₂膜。

在本发明中，Co₂Si,CoSi,CoSi₂被统称为“硅化钴”。

图1所示为第一实施例的制造方法的程序步骤示意图。

图2所示为第一实施例的制造方法的程序步骤的示意剖面图。

图3所示为第一实施例的制造方法的程序步骤的示意剖面图。

图4所示为第一实施例的制造方法的程序步骤的示意剖面图。