[发明专利]半导体同步存储器件及其控制方法

说明书

本发明涉及半导体存储器件，特别涉及半导体同步存储器件及其控制半导体同步存储器件的方法。

用户已要求半导体器件制造商提高半导体动态随机存取存储器件的速度。满足用户要求的措施之一是用外部时钟信号同步输入/输出数据缓冲器和存储单元之间传输的信号。当该技术应用到半导体动态随机存取存储器件时，半导体动态随机存取存储器件被称作“同步动态随机存取存储器件”。

图1示出了同步动态随机存取存储器件的一个典型的例子。现有技术的同步动态随机存取存储器件包括存储单元阵列1。虽然未在图1中示出，但在存储单元阵列1中包含了多个动态动态随机存取存储器件、字线和位线对，字线和位线对选择地连接到多个存储单元。数据位以电荷形式分别存储在存储单元中，字线选择地将存储单元连接到位线对。数据位在位线对上产生电位差。

现有技术的同步动态随机存取存储器件还包括行地址缓冲器2、行地址译码器3、读出放大器4、列地址缓冲器5、列地址译码器6、列选择器7和数据线8。刷新计数器包含在列地址缓冲器2中，猝发计数器形成列地址缓冲器5的一部分。

外部行地址信号提供到行地址缓冲器2，行地址缓冲器2将行地址预译码信号提供到行地址译码器3。行地址译码器3响应行地址预译码信号，从而选择性地将字线改变为有效电平。因此，存储单元选择性地连接到位线对，并分别在位线对上产生电位差。由读出放大器4增加电位差，并送到列选择器7。

外部列地址信号提供到列地址缓冲器5，列地址缓冲器5将列地址预译码信号提供到列地址译码器6。列地址译码器6响应列地址预译码信号，从而使列选择器7选择性地将位线对连接到数据线8。

现有技术的同步动态随机存取存储器件还包括数据控制器9、锁存电路10和数据缓冲器11。现有技术的同步动态随机存取存储器件有多种数据传输方式，数据控制器9根据选择的数据传输方式以不同的方式在数据线和锁存电路10之间传输数据位。数据位顺序地在锁存电路10和数据缓冲器11之间传输。数据缓冲器11由读出数据位产生输出数据信号Dout，由输入数据信号Din产生电位差。

现有技术的同步动态随机存取存储器件还包括时钟发生器12、命令译码器13、方式寄存器14、控制信号发生器15、预充电电路16和电源17。预充电电路16连接到每一对位线，将位线平衡在预充电电平。电源17由外部电源电压PW供电，并由外部电源电压PW产生内部电源电压。电源17通过电源线Vdd将内部电源电压分配到存储单元阵列1和其它的元件电路2。电源17还产生上电信号PON。当外部电源线开始将外部电源电压PW提供到现有技术的同步动态随机存取存储器件时，内部的电源电压逐渐升高，并达到预定的电平。电源17产生达到预定电平的上电信号PON，并将上电信号PON提供到数据缓冲器11。

外部的时钟信号CLK和时钟使能信号CKE提供到时钟发生器12，时钟发生器12产生如ICLKOE和ICLK等的内部时钟信号。内部时钟信号ICLKOE提供到数据缓冲器11，并向数据缓冲器11提供数据输出定时。内部时钟信号ICLK提供到锁存电路10、命令译码器13和控制信号发生器15。内部时钟信号ICLK向数据电路10发出锁存定时、向命令译码器13发出译码命令的定时、以及向控制信号发生器15发出顺序产生内部控制信号的定时。

外部控制信号CSB、RASB、CASB和WE为现有技术的同步动态随机存取存储器件命令的代表。电位电平的组合表示不同的命令，例如控制列地址的命令、控制行地址的命令、数据写入的命令、数据读出的命令和指定数据传输方式的命令。外部控制信号CSB、RASB、CASB和WE提供到命令译码器13，命令译码器13解译命令，从而在内部时钟信号ICLK的脉冲上升沿产生译码信号。如果命令表示数据传输方式，译码信号提供到方式寄存器14，并存储于其中。用数据传输方式表示的译码信号提供到控制信号发生器15。命令译码器13由代表其它操作的命令产生译码信号，并将译码信号提供到控制信号发生器15。

控制信号发生器15响应由命令译码器13和方式寄存器14提供的译码信号，由此顺序地产生内部控制信号。内部控制信号提供到行地址缓冲器2、行地址译码器3、读出放大器4、列地址缓冲器5、数据控制器9、锁存电路10、预充电电路16和数据缓冲器11。内部控制信号中的一个被称为“输出使能信号OE”，并提供到数据缓冲器11。内部控制信号顺序地激活这些电路，由此从存储单元阵列1写入数据位和读出数据位。