[发明专利]采用条纹图形的覆盖测定技术

说明书

本发明涉及半导体器件的制造，更具体地说，涉及标记图形在覆盖测定中的应用，而覆盖测定正是这种制造工艺使用的掩模对齐工序中重要的一个环节。

在大多数半导体器件特别是集成电路器件的制造过程中，许多处理工序是在晶片阶段进行的。在这类制造过程中，较大晶片例如12英寸直径晶片是经过一系列工序的处理形成不同导电类型的各种区域和各种各样确定特定集成电路器件的接线的。所有这些完成之后，晶片经过切割，形成大量的芯片，每一芯片含一个集成电路。总希望制成的集成电路都具有大体上一致的特性。

通常，这类器件的制造包括一系列处理工序，这些工序有很多是由掩模控制的。这些掩模事先设置在晶片表面上，其作用是确定各处理工序能在晶片的各特定区域起作用的位置。要使经处理的各区域在位置上达到所要求的精确度，特别是要使晶片上表成的集成电路达到所要求一致性时，重要的一点是使这些掩模彼此大致上对齐。

要使一系列处理工序中使用的掩模达到所求的对齐程度，通常是在掩模上采用特殊的标记或记号在晶片各边缘上打印一致的标记，并用这些晶片标记进行对齐工序中重要的覆盖测定。

此外，还有一点很重要，即及早检测出处理过程中任何显著的不对齐情况，以便在进一步进行处理之前及时加以校正。

目前，检测不对齐情况的测定法采用蚀刻在晶片上大小不同一般为方形或矩形的框作为对齐标记，用这些不同大小的框彼此互套用来检测不对齐情况。这种方法受到两个条件的限制：一是框形可能出现的不对称和形成各框所使用的线条的宽度，二是要求各线条够长够宽以便可以直接测量。这个限制使框框法用在目前工艺水平元器件、大小等于或小于0.25微米的集成电路中时不能充分发挥作用。

本发明提供一种新型的确定掩模不对齐的方法，特别适用于零部件大小等于或小于0.25微米的器件的制造。

本发明是在采用条纹图形的基础上测定半导体器件制造过程中印制在各不同层面上两个不同掩模图形之间的任何不对齐情况。条纹图形是将两个彼此贴近的间距和线条组成的图形(一般说来为两个仅有小小差别的重复图形)重叠起来观看时形成的特殊图形。条纹图形的结构和位置在提供两线条/间距重复图形不对齐的程度。

本发明的半导体器件制造过程中用以检测两个独立掩蔽工序中不对齐情况的方法如下。给两个两掩蔽工序中使用的各掩模配备这样一种重复性的标记图形，这种图形两个彼此重叠在一起时会产生能表示两个图形不对齐程度的条纹图形。接着，依次用各掩模在处理中彼此重叠的半导体晶片上印制两个掩模上的两个图形。将观测到的条纹图形与已知的规定两个掩模之间不对齐情况容许范围的条纹图形相比较，从而制断晶片连续的处理过程在质量上是否得到保证。

更简单地说，本发明涉及半导体器件制造过程中检测两掩蔽工序不对齐情况的一种方法。这种方法包括下列步骤：给两个掩蔽工序使用的各掩模配备这样一种重复性的标记图形，这种图形两个重叠在一起时会产生能表示两个掩模不对齐程度的条纹图形；用两个掩模在处理中的半导体圆片表面上形成两个掩模彼此重叠的标记图形，并产生条纹图形；用光观测所产生的条纹图形；将观测到的条纹图形与两掩模之间达到容许对准程度时相应的条纹图形相比较。

从下面结合附图所作的更详细说明可以更好地理解本发明。

图1示出了100条平行直线和等宽间距组成的重复图形。

图2示出了类似的重复图形，其中各线条和间距的宽度比图1的图形增加1％。

图3示出了图2的图形覆盖在图1的图形上、各图形左侧的第一条线对齐时得出的条纹图形。

图4示出了图2的图形覆盖在图1的图形上、图2图形的第一条线向左偏移第一偏移量时得出的条纹图形。

图5示出了图2的第一条线向左的偏移量为图4所示偏移量的两倍时同类型覆盖情况的条纹图形。

图6示出了与二维对准时使用的方格盘有关的典型条纹图形。

现在参看图1，图中示出了重复对齐图形，图形展示的距离举例说为42微米，由100条直线和间距组成，各直线和间距分别宽210微米。在本发明的实施例中，这种对齐图形可在所控制的两个工艺中使用的两个掩模的第一掩模上形成。接着，依次在用以确定处理在硅圆片上的效果的光致抗蚀剂上形成上述线条重复图形。这个重复图形最好蚀刻在晶片的边缘区域(切口)上，这样做有好处。