[发明专利]制造半导体存储器件的电容器的方法

说明书

本发明涉及一种制造半导体存储器件的方法，特别涉及一种制造半导体存储器件的电容器的方法。

高容量的电容器对于确保半导体器件的可靠性来说更有利。尤其是，半导体元件中的存储器产品需要其电容尽可能高的电容器，以便根据数据值的自动熄灭维持刷新。因此，人们非常努力地致力于增大存储器产品的电容。

可以通过增大存储电极的表面积，或利用介电常数大的介质膜来增大电容。然而，除NO膜和ONO膜外，多数介质膜仍在开发中。因此，一般通过增大其表面积来增大电容。

可以利用层叠型或圆柱型或翼型或沟槽型来增大存储电极的表面积。一般主要采用沟槽型和层叠型。沟槽型通过在半导体衬底上挖出沟槽后淀积存储电极来制造电容器。沟槽型可以增大电容器的表面积，但具有复杂且难度大的隔离或加工程序。

相反，层叠型具有简单的加工程序。另外，为了增大电容增大层叠型的高度不是过度的。然而，这使得随后的金属布线工艺中的光刻很困难。即，单元和外围区之间的台阶变得很大，以致于光刻的聚焦裕度减小，因而使得金属布线变薄或发生切断或桥接。为了解决上述问题，需要存储电极在单元和外围区之间有小台阶。由于具有大介电常数的高介质膜技术还未推广，所以一般采用HSG(半球晶粒)法增大电容器的表面积。

图1A-1C展示了制造现有技术半导体存储器件的电容器的方法的顺序工艺。

参见图1A，在将要形成晶体管的半导体衬底10上形成作为绝缘层的氧化物层14。在氧化物层14中形成位线15。利用接触孔形成掩模腐蚀氧化物层14，直到暴露半导体衬底10的表面为止，从而形成接触孔16。用如多晶硅的导电材料填充接触孔16，从而形成电连接到半导体衬底10的栓塞17。

参见图1B，在包括栓塞17的氧化物层14上形成用作导电层的多晶硅层18。利用存储电极形成掩模腐蚀多晶硅层18，从而形成电连接到栓塞17的存储电极18。在存储电极18的表面上形成增大电容器表面积的HSG层19。

参见图1C，在包括HSG层19的氧化物层14上形成电容器介质膜20。在电容器介质膜20上淀积掺杂到电容器上电极中的多晶硅21，以便形成电容器。

如上所述，层叠型电容器的优点在于，加工程序简单，产出率高。然而，层叠型电容器很难通过根据高密度器件按比例缩小器件的设计规则具有足够的电容值，并且很难形成其尺寸可以在形成HSG层期间防止与相邻电容器桥接的图形。

其理由如下。已构图的存储电极之间的间隔应足够宽，以便生长HSG层。因此，需要细致的光刻工艺，并且应增大电极的高度，以便补偿表面积，这对随后的金属布线工艺会有极大的影响。在已构图的存储电极表面上生长HSG层时，如图1B中的符号A所示，部分HSG接在存储电极之间，所以形成了微小的微桥。由于微桥会导致器件失效，所以会降低器件的可靠性。

为了解决上述问题作出了本发明，因此，本发明的目的是提供一种制造半导体存储器件的电容器的方法，通过确保足够的裕度防止微桥，并增大存储电极的表面积。

根据本发明的这些目的，该方法包括以下步骤：在形成晶体管的半导体衬底上形成第一绝缘层；利用接触孔形成掩模腐蚀第一绝缘层，形成接触孔；用导电材料填充接触孔，从而形成电连接到半导体衬底的栓塞；在包括栓塞的第一绝缘层上形成第二绝缘层；利用存储电极形成掩模腐蚀第二绝缘层，直到暴露栓塞和部分第一绝缘层，从而形成存储电极开口；在存储电极开口的两侧壁上形成导电间隔层，该导电间隔层与栓塞电连接；及在导电间隔层和栓塞的表面上形成HSG(半球晶粒)。

在本发明的优选实施例中，该方法还包括在形成了第一绝缘层后，在第一绝缘层上形成腐蚀停止层的步骤。

根据该优选实施例，在包括栓塞的第一绝缘层上形成第二绝缘层。利用存储电极形成掩模腐蚀第二绝缘层，直到暴露栓塞和部分第一绝缘层，从而形成存储电极开口。在存储电极开口的两侧壁上形成导电间隔层，这里导电间隔层与栓塞电连接。在导电间隔层和栓塞的表面上形成HSG层。

根据本发明的电容器能使HSG层生长于存储电极的内壁上，从而防止HSG层的不正常生长或过生长造成的存储电极间的微桥。

通过结合附图具体介绍本发明的优选实施例，本发明的上述目的和优点会变得更清楚；其中：

图1A-1C是展示制造半导体存储器件的电容器的现有技术方法的工艺步骤的流程图；及

图2A-2D是展示制造半导体存储器件的电容器的新方法的工艺步骤的流程图。

下面结合附图具体介绍本发明。