[发明专利]半导体存储器装置

权利要求书

1.一种半导体存储器装置，其特征在于包括：

存储器单元阵列，包括按照预定行数和预定列数排列的多个存储器单元；

寄存器阵列，包括按照与存储器单元阵列的行和列的至少一部分相对应的预定寄存器行数和预定寄存器列数排列的多个寄存器；

多条传输总线，把存储单元的列与相应的通道寄存器耦连；

数据写装置，把数据同时写入多个存储器单元和相应的寄存器。

2.如权利要求1所述的半导体存储器装置，其特征在于：

数据可分别写入多个存储器单元和相应的寄存器。

3.如权利要求1所述的半导体存储器装置，其特征在于：

数据可在多个存储器单元和相应的寄存器之间传输。

4.如权利要求1所述的半导体存储器装置，其特征在于：

数据写装置可接收外部数据值。

5.如权利要求1所述的半导体存储器装置，其特征在于：

数据写装置包括可接收外部信号并把多条传输总线与外部总线连接的开关装置。

6.如权利要求1所述的半导体存储器装置，其特征在于：

所述数据写装置可接收外部信号并产生写入数据值。

7.如权利要求6所述的半导体存储器装置，其特征在于：

所述数据写装置包括可接收外部信号并把多条传输总线与电源线连接的开关装置。

8.如权利要求1所述的半导体存储器装置，其特征在于：

所述数据写装置可以把相同的数据值同时写入多个存储器单元和多个寄存器。

9.一种半导体存储器装置，其特征在于包括：

存储单元阵列，包括排列成阵列列的多个存储器单元；

寄存器阵列，包括排列成若干寄存器列的多个寄存器，寄存器列对应于阵列列的至少一部分；

多条传输总线，耦连在寄存器列和至少一部分阵列列之间；

写数据产生电路，与传输总线耦连，传输总线包括置于第一预定逻辑值和传输总线之间的可控阻抗通路，所述可控阻抗通路通常由第一数据写信号控制。

10.如权利要求9所述的半导体存储器装置，其特征在于：

写数据产生电路的可控阻抗通路包括绝缘栅场效应晶体管(IGFET)。

11.如权利要求10所述的半导体存储器装置，其特征在于：

所述写数据产生电路的绝缘栅场效应晶体管包括n-沟道绝缘栅场效应晶体管。

12.如权利要求10所述的半导体存储器装置，其特征在于：

所述写数据产生电路的绝缘栅场效应晶体管包括p-沟道绝缘栅场效应晶体管。

13.如权利要求9所述的半导体存储器装置，其特征在于：

所述写数据产生电路进一步包括置于第二预定逻辑值和传输总线之间的可控阻抗通路，可控阻抗通路通常由第二数据写信号控制。

14.如权利要求13所述的半导体存储器装置，其特征在于：

所述多条传输总线包括传输总线对；和

写数据产生电路，包括与各传输总线对的一条传输总线耦连的第一绝缘栅场效应晶体管，和与各传输总线对的另一条传输总线耦连的第二绝缘栅场效应晶体管，第一绝缘栅场效应晶体管由第一数据写信号激活，第二绝缘栅场效应晶体管由第二数据写信号激活。

15.如权利要求14所述的半导体存储器装置，其特征在于：

所述相同预定逻辑值是供电电压。

16.一种半导体存储器装置，其特征在于包括：

多个存储器单元，排列成存储器单元阵列；

多个寄存器电路，排列成寄存器阵列；

多条数据传输线，耦连在寄存器阵列和至少一部分存储器单元阵列之间；

数据传输电路，包括多条将预定逻辑值耦连至多条数据传输线的共同可控阻抗通路。

17.如权利要求16所述的半导体存储器装置，其特征在于：

所述半导体存储器装置包括寄存器写装置，在预定逻辑值和多个寄存器电路之间提供低阻抗通路，低阻抗通路包括可控阻抗通路。