[发明专利]半导体存储器

说明书

本发明一般涉及半导体存储器，具体涉及包括两个由缩小尺寸的传输总线连接的存储部分的半导体器件。

很多计算机系统可包括主存储器。为了在这些计算机系统中维持合理的成本，主存储器通常由动态随机存取存储器(DRAM)构成。DRAM可按不同结构和尺寸制造。过去，通用(异步)DRAM可在足够低的成本下为主存储器提供足够快的速度。

然而，特别是近来，计算机的运行速度已经开始超出通用DRAM的速度。特别是，处理器速度已经超出了通用DRAM的数据传输速率。为了缓解处理器速率与通用DRAM数据传输速率之间的差距，许多系统中已经使用了位于主存储器与处理器之间的辅助存储器件。这种辅助存储器件通常被称作“高速缓存”存储器。高速缓存一般是高速存储器件，这里只举几个例子，如静态RAM(SRAM)或发射极耦连逻辑双极RAM(ECLRAM)。高速缓存可被集成在处理器内部，也可位于处理器外部。

在存储器件的另一种改进中将DRAM与高速缓存型RAM组合在同一器件上。这种组合器件已被用于电脑工作站和一些个人电脑中。这种器件可包括一个由DRAM构成的主存储器和一个由SRAM构成的高速缓存。DRAM与SRAM形成在同一半导体衬底上。这种器件被称作高速缓存DRAM或CDRAM。

CDRAM可被用于在DRAM与SRAM部分之间以双向方式传输数据。当存储器被存取时，如果所需数据位置在SRAM部分中，那么这次存取被认为高速缓存“命中”。如果所需数据位置不在SRAM部分中，那么这次存取被认为高速缓存“未命中”。然后可由DRAM中取回所需数据。常规CDRAM的缺陷之一是高速缓存未命中可能导致数据传输操作的一些延迟。

该常规CDRAM的另一个缺陷是这种器件中用到的外部管脚数目(管脚数)。因为DRAM部分和SRAM部分具有它们各自的地址管脚，所以CDRAM上的管脚数目可比常规DRAM上的管脚数目多出很多。因此，CDRAM器件难以与标准的DRAM控制器共同使用。

而与常规CDRAM有关的另一个问题是实现数据传输电路所需的区域大小。由于可用于该电路的区域可能会受到限制，因此DRAM与SRAM部分之间的传输总线线路数也会受到限制。

由于受到以上限制，在CDRAM中的DRAM部分与SRAM部分之间可被同时传输的数据位数会受到限制。而且，许多常规CDRAM通道避免将传输线摆放在同一区域内作为列选择线。其结果使得传输线数进一步受到这种可用区域宽度的限制。一般来说，在DRAM与SRAM部分之间的传输位数越少，高速缓存的命中率越低。本领域技术人员将会认识到高速缓存命中率越低导致CDRAM整体数据存取操作越慢。

本申请人以前提出过一种“虚拟通道”存储器。具体为一种可提高SDRAM存取速度的虚拟通道同步DRAM(VCSDRAM)，其已在日本专利公开No.Hei 11-86559中公开。

上述VCSDRAM包括按行和列排列的DRAM单元存储器阵列。除了存储器阵列，VCSDRAM还可包括具有若干行若干列的寄存器阵列。寄存器阵列中的行数和/或列数与存储器阵列中的行数和/或列数可成一定比例。寄存器阵列可以在行和/或列方向上提供高速缓存功能，并可包括DRAM单元。

上述VCSDRAM可有许多应用。VSCDRAM的一项特别有益的应用为存储和/或显示视频数据。数据可作为图像元素(像素)被存储在存储器单元中。然后可以连续的方式从存储器阵列的相同区域中读出像素数据。像素数据可被与存储器阵列区域相对应的读出放大器组放大。然后选中特定的读出放大器，通过传输总线向通道寄存器传输数据。

现参见图6，用方框图展示了如上面提到的VCSDRAM。VCSDRAM由通用参考符号600标示，并包括两个单元区域，标示为602-0和602-1。单元区域(602-0和602-1)可包括许多与数字线相连的存储器单元，其中之一被标示为604。例如某种布局中，数字线可沿列方向与存储器单元相连。

一些读出放大器与两个单元区域(602-0和602-1)位置相邻，其中之一被标示为606。可以认为对于两个单元区域(602-0和602-1)来说，读出放大器606(及其组中的那些读出放大器)是“共用的”。在单元区域602-0的另一端为另一组读出放大器，其中之一被标示为608。而且，单元区域602-1的另一端为第三组读出放大器，其中之一被标示为610。按图6中的布局，读出放大器608(及其组中的那些读出放大器)专门用于单元区域602-0，而读出放大器610(及其组中的那些读出放大器)专门用于单元区域602-1。