[发明专利]提高半导体集成电路器件中深沟槽电容的集成方案

权利要求书

1．一种确定半导体衬底中沟槽的沟槽结构，所述沟槽结构包含沟槽侧壁、用所述沟槽侧壁周围的所述半导体衬底中的导电物质掺杂的硅构成的掩埋平板、以及沿部分所述沟槽侧壁的织构硅结构，至少部分所述织构硅结构与所述掩埋平板接触。

2．权利要求1的沟槽结构，其中所述织构硅包含半球形晶粒硅。

3．权利要求1的沟槽结构，其中所述织构硅和所述掩埋平板组合形成电容器平板。

4．权利要求3的沟槽结构，其中织构硅结构用与所述导电物质相同电荷类型的物质掺杂。

5．一种位于半导体衬底中的沟槽电容器，所述沟槽电容器包含：

确定沟槽的沟槽侧壁；

所述沟槽侧壁周围的所述半导体衬底中的由掺杂硅组成的掩埋平板；

沿至少部分所述沟槽侧壁的半球形晶粒硅结构，至少部分所述半球形晶粒硅结构与所述掩埋平板接触以形成所述沟槽电容器的第一平板；

所述沟槽中的介电节点材料，所述节点材料至少覆盖部分所述半球形晶粒硅结构；以及

至少填充部分所述沟槽的导电材料，所述导电材料形成所述沟槽电容器的第二平板；

其中所述介电节点材料淀积在所述第一平板和所述第二平板之间。

6．权利要求5的沟槽电容器，其中所述至少填充部分所述沟槽的导电材料包含掺砷的多晶硅。

7．权利要求5的沟槽电容器，还包含制作在所述沟槽侧壁周围的电隔离所述第一平板的颈圈氧化物。

8．一种制作半导体衬底中的沟槽电容器的工艺，所述工艺包含：

提供其中具有沟槽的半导体衬底，所述沟槽具有沟槽侧壁；

用导电物质对所述沟槽侧壁周围的部分所述半导体衬底进行掺杂以形成掩埋平板；

在所述沟槽中至少部分所述沟槽侧壁上淀积非晶硅层；

对所述非晶硅进行加热，从而至少部分所述非晶硅结晶成所述沟槽侧壁上的半球形晶粒硅，至少部分所述半球形晶粒硅与至少部分所述掩埋平板接触以形成所述电容器的第一平板；

至少在部分所述掺杂的半球形晶粒硅上制作共形介电节点层；以及

用导电材料覆盖所述介电节点层以形成所述电容器的第二平板。

9．权利要求8的工艺，还包含清洗和腐蚀所述半球形晶粒硅的步骤。

10．权利要求9的工艺，其中清洗和腐蚀所述半球形晶粒硅的所述步骤增大了所述半球形晶粒硅的晶粒间距。

11．权利要求8的工艺，还包含用与所述掩埋平板中的所述导电物质的电荷类型相同的导电物质，对所述半球形晶粒硅进行掺杂。

12．权利要求11的工艺，其中对所述半球形晶粒硅进行掺杂的所述骤，包含对所述衬底进行加热，使所述掩埋平板中的部分所述导电物质从所述掩埋平板护散进入所述半球形晶粒硅中。

13．权利要求11的工艺，其中对所述半球形晶粒硅进行掺杂的所述步骤，包含无氢气相掺杂。

14．权利要求11的工艺，其中对所述半球形晶粒硅进行掺杂的所述步骤，包含浸入在AsH₃中。

15．权利要求14的工艺，还包含对所述衬底进行加热以驱使所述AsH₃中的砷进入所述半球形晶粒硅中。

16．权利要求8的工艺，还包含在加热所述非晶硅以形成半球形晶粒硅的所述步骤之前，用与所述掩埋平板中的所述导电物质的电荷类型相同的导电物质杂质，对所述非晶硅膜进行掺杂，从而在制作时对所述半球形晶粒硅进行掺杂。

17．权利要求16的工艺，其中对所述非晶硅膜进行掺杂的所述步骤，包含等离子体掺杂。

18．权利要求16的工艺，其中对所述非晶硅膜进行掺杂的所述步骤，包含气相掺杂。

19．权利要求8的工艺，其中所述淀积非晶硅层的步骤，包含淀积所述非晶硅膜的第一部分；对所述非晶硅膜的所述第一部分进行掺杂；以及淀积所述非晶硅膜的第二部分，从而在制作时对所述半球形晶粒硅进行掺杂。

20．权利要求8的工艺，其中覆盖所述介电节点层的所述步骤，包含用所述导电材料基本上填充所述沟槽。