[发明专利]提高半导体集成电路器件中深沟槽电容的集成方案

说明书

本发明一般涉及到半导体集成电路，更具体地说是涉及到制作在集成电路器件中的深沟槽(DT)电容器。本发明还涉及到制造这种半导体集成电路中的深沟槽电容器的方法。

半导体集成电路存储器以储存在电容器上的电荷的形式来储存记忆。近年来集成电路所达到的集成密度的提高已受到给定表面面积内的电容器中所能够储存的电荷量的限制。为了满足提高集成度的需要，必须提高储存在半导体集成电路器件给定表面面积内的电荷的数量。

为了提高存储单元中给定表面面积内的电容器所存储的电荷量，有下列几种选择：(1)减小介质厚度，(2)借助于改变成不同的介质材料而增大介电常数，或(3)增大电容器的表面面积。第一种选择，即减小介质层厚度，会导致漏电流增大，这会降低存储器保存性能并对器件的可靠性有不利影响。改变成不同的介质材料需要重大的工艺开发、新的集成方案和新的技术，对生产成本有重大影响。于是，增大电容器表面面积这一第三种选择就成了在给定表面面积内提高存储的电荷量的最可取的方法。

近年来，沟槽电容器已获得推广；沟槽电容器提供的结构极大地提高了储存在单位半导体衬底表面面积内的电荷的数量。随着沟槽深度的增大，储存在给定表面面积内的电荷量也增大。然而，借助于制作更深的沟槽而增大沟槽电容器的电容器面积的方法，受到与深沟槽制作涉及的硅腐蚀工艺相关的制造成本的限制。

一旦制作了沟槽，此方法还受到可用来在深沟槽中制作电容器的加工工艺的限制。随着沟槽电容器高宽比的增大(沟槽深度相对于宽度增大)，越来越难以在沟槽中制作电容器。沟槽中电容器的制作通常要求在沟槽中制造平板、在沟槽中加入介质、然后在沟槽中加入另一个平板。随着临界尺度的缩小，更加无法控制在沟槽中产生这种结构所要求的工艺。此外，这种工艺还使利用更深的沟槽来提高电容复杂化。

现有技术提供了制作深沟槽电容器的方法。用来提高储存在给定尺寸的沟槽中的以及存储器储存的电荷的数量的一种吸引人的方法，涉及到使用含有织构表面的电容器平板。织构表面增大了给定截面面积内的暴露的有效电荷储存面积。于是，制造沟槽深度被最大化且其上淀积介质的电容器平板的织构也被最大化的电容器是可取的。如上所述，制造这种沟槽电容器的可能性受到可获得的加工工艺的限制。

当储存的电荷由于其储存于其中的电容器的物理结构而被耗尽时，储存电荷的能力受到损害。由于集成的工艺复杂性增大了对在给定表面面积内组合更大电荷储存能力的需求，使电荷在储存于电容器中所耗尽的数量最少就变得越来越重要。

随着在器件集成中的器件尺寸和临界尺度的缩小和提高，也必须相关地提高加工工艺。在半导体工业中，器件集成的提高受到可获得的用来制造这些器件的加工工艺的限制。因此，本发明的目的是提供能够生产提高了的集成所要求的新设计的结构的相关制造工艺。此目的适用于所用的单个工艺和工艺流程。现有技术受到可获得的用来生产提高了的集成方案中所要求的器件的加工工艺的限制。

为了达到此目的和其它的目的，并考虑到其目的，本发明提供了对现有技术中存在的现存深沟槽电容器工艺的改进。此改进包括增大给定沟槽尺寸的有效电容器平板面积以及组合掩埋平板以最大限度减小电荷耗尽。本发明还提供了生产这种深沟槽电容器的可靠且可重复的工艺流程。

具体地说，本发明涉及到制造深沟槽电容器器件，其中一个电容器平板由半球形晶粒硅制成。半球形晶粒硅由淀积在衬底上和沟槽中的非晶硅膜制成。电容器的一个电极平板由部分半球形晶粒硅膜与“掩埋平板”一起制成。掩埋平板是用对形成沟槽壁的半导体材料进行掺杂的方法制作的。与掩埋平板相接触的部分半球形晶粒硅膜用与掩埋平板相同的杂质类型掺杂。半球形晶粒硅的掺杂部分与掩埋平板一起组合形成电容器的一个平板。

本发明还包括沟槽中的介电节点材料。介质材料覆盖至少一部分半球形晶粒硅和掩埋平板。导电材料填充沟槽以形成电容器的第二平板，致使介质材料位于电容器的第一平板和电容器的第二平板之间。

结合附图，从下面的详细描述中，可最好地理解本发明。需要强调的是，根据通常的做法，图中各个部件不按比例。相反，为了清楚起见，各个部件的尺度被任意地放大或缩小了。这些附图包括：

图1是用作根据本发明的工艺的起点的制作在半导体衬底中的深沟槽的剖面图；

图2是在根据本发明的工艺流程的下一步骤之后的图1的深沟槽的剖面图；

图3是在根据本发明的工艺流程的下一步骤之后的图2的深沟槽的剖面图；

图4是在根据本发明的工艺流程的下一步骤之后的图3的深沟槽的剖面图；