[发明专利]动态随机存取存储器的电容器条

说明书

本发明一般涉及到沟槽电容器与半导体晶体管之间的电连接的制作，更具体地说是涉及到制作掩埋条以构成这种电连接的改进了的方法。

由于在芯片工艺过程中能够用沟槽结构得到高的平整度，故沟槽存储单元被用于动态随机存取存储器(DRAM)产品中。沟槽DRAM工艺遇到的一个问题是沟槽电容器与阵列器件传送晶体管扩散区之间电连接的制作。

通常，如图1F所示，在沟槽100顶部与晶体管130的扩散区(即漏134)之间制作一个“掩埋条”120。掩埋条120连接免去了对特殊光刻图形层的需要。但为了制作掩埋条120，需要多个多晶硅淀积、整平和腐蚀凹槽的步骤。

更具体地说，图1A-1F示出了制作掩埋条的常规工艺。图1A示出了沟槽100，它是用诸如光刻和采用可包括Cl₂、HBr、O₂、N₂和NF₃的气体混合物的干法腐蚀之类的常规方法，用干法腐蚀和可包括SF₆、CF₄、O₂和N₂的气体混合物，制作在衬底101和衬垫氮化硅104以下2-1．5微米深度。然后在衬垫氮化物104和沟槽100上淀积颈圈介电氧化物103(诸如二氧化硅或氮氧化硅)。

如图1B所示，在诸如反应离子刻蚀(RIE)之类的各向异性干法腐蚀工艺中，用可包括CHF₃、Ar、O₂、C₄F₈和CO的某些部分的气体混合物，对颈圈氧化物进行腐蚀。各向异性干法腐蚀，或侧壁间隔腐蚀，沿垂直方向高速清除材料，但沿水平方向清除材料的速度较低。因此，高选择性各向异性间隔腐蚀使材料留在沟槽侧壁，而从水平表面清除材料。

如图1C所示，然后用第二层多晶硅110填充沟槽。再用干法腐蚀对第二层多晶硅开槽，深度为0．1-0．5微米。如图1D所示，用诸如Hf的湿法腐蚀，将颈圈氧化物腐蚀到第二层多晶硅110的高度。

如图1E所示，淀积第三层多晶硅120，对结构进行整平，并用干法腐蚀工艺开槽到低于衬垫氮化物104。第三层多晶硅120成为接触晶体管扩散区的条。

图1E所示的结构连同图1F所示的诸如金属氧化物半导体场效应晶体管(MOSFET)之类的晶体管130一起制作。更具体地说，晶体管包括栅131、栅氧化物132、源区133、漏区134和浅沟槽隔离(STI)区135。制作晶体管130的工艺是本技术领域一般熟练人员众所周知的，为简洁起见，此处不予讨论。

第三层多晶硅120包含条，且在第一和第二层多晶硅102、110与晶体管130的漏134之间形成电连接。这种条由于存在于衬底101的顶表面以下，故称为掩埋条。利用这种掩埋条，能够减小半导体器件的尺寸，且由于不需要外部条件，还减少了损伤半导体器件中的其它结构的机会。

然而，如上所述，以常规工艺，至少需要三次多晶硅淀积和腐蚀步骤。这就增加了这种结构的制造成本。而且，由于需要多个步骤，每个额外的工艺步骤就增加了发生差错和沾污的机会。因此常规工艺的故障率太大。所以，一直认为有必要降低用来制造沟槽电容器与晶体管之间的掩埋条连接的工艺的复杂性和成本。

因此，本发明的目的是提供一种用比常规工艺更简单的工艺来制作掩埋条的结构和方法。

本发明对颈圈氧化物进行过量腐蚀以清除整个多晶硅层。更具体地说，本发明在淀积第二多晶硅层之前，对颈圈氧化物进行过量腐蚀，使沟槽的整个上部被第二多晶硅层填充。因此，采用本发明，第二多晶硅层接触到半导体器件的漏区。

更具体地说，本发明包括制作沟槽电容器和半导体晶体管结构的方法，此方法包含下列步骤：在衬底中制作沟槽，用第一导电材料局部填充沟槽，用颈圈材料覆盖第一导电材料上的沟槽部分，将颈圈材料腐蚀到沟槽顶部以下的条深度，用第二导电材料填充沟槽，其中位于条深度与沟槽顶部之间的部分第二导电材料包含掩埋条，制作具有扩散区的半导体晶体管，以及将掩埋条连接到半导体晶体管的扩散区。

掩埋条将第一导电材料和第二导电材料电连接到半导体晶体管的扩散区。制作沟槽的步骤包含对衬底进行腐蚀以提供深沟槽电容器的空间的步骤。腐蚀颈圈材料的步骤包含颈圈材料的各向异性干法反应离子刻蚀步骤。衬底包含硅衬底，颈圈材料包含颈圈氧化物，第一导电材料包含多晶硅，第二导电材料包含多晶硅。