[发明专利]便于改进沟槽腐蚀工艺的集成芯片虚设沟槽图形

权利要求书

1．一种布设用于开发中的集成芯片设计的沟槽级的深沟槽图案图形的方法，该方法包括：

确定预计的最终芯片设计沟槽级半导体材料负载百分比；

布设多个累积具有器件沟槽级半导体材料负载百分比的器件深沟槽图案，作为所说图形的一部分；及

布设多个累积具有虚设沟槽级半导体材料负载百分比的虚设深沟槽图案，作为所说图形的一部分，其中虚设沟槽级半导体材料负载百分比等于预计最终设计沟槽级半导体材料负载百分比减去器件沟槽级半导体材料负载百分比。

2．根据权利要求1的方法，其中所说半导体材料是硅，所说虚设沟槽图案具有可以避免在随后的腐蚀中形成黑硅的尺寸。

3．根据权利要求2的方法，其中所说虚设深沟槽图案的至少一个尺寸至少约为沟槽级的最小特征尺寸极限的1.2倍。

4．根据权利要求3的方法，其中所说虚设深沟槽图案的至少一个尺寸约为沟槽级的最小特征尺寸极限的1.2-1.4倍。

5．根据权利要求3的方法，其中虚设沟槽分布成在芯片上提供基本均匀的沟槽级半导体材料负载分布。

6．根据权利要求1的方法，其中集成芯片设计用于动态随机存取存储器件。

7．根据权利要求1的方法，其中集成芯片设计用于嵌入在逻辑芯片上的动态随机存取存储器件。

8．一种由半导体材料衬底形成集成电路芯片的方法，所说集成电路芯片包括在沟槽级含深沟槽的器件，所说方法包括：

(a)确定要腐蚀成研制中的半导体材料衬底的研制图形，所说确定包括以下步骤：

(ⅰ)确定预计的最终芯片设计沟槽级半导体材料负载百分比；

(ⅱ)布设多个累积具有器件沟槽级半导体材料负载百分比的器件深沟槽图案，作为所说图形的一部分；及

(ⅲ)布设多个累积具有虚设沟槽级半导体材料负载百分比的虚设深沟槽图案，作为所说图形的另一部分，其中虚设沟槽级半导体材料负载百分比等于预计最终芯片设计沟槽级半导体材料负载百分比减去器件沟槽级半导体材料负载百分比，

(b)将所说研制图形传递到所说研制中的半导体材料衬底的表面上，

(c)腐蚀所说图形在所说衬底中形成沟槽，以确定研制沟槽腐蚀协议，

(d)确定设计图形，所说设计图形对应于用于所有所说沟槽级器件的完整沟槽布局，所说设计图形包含位置、形状和尺寸中的至少一个参数与所说研制图形的所有沟槽不同的至少一个沟槽图案，

(e)将所说设计图形传递到最终半导体材料衬底的表面上，及

(f)利用所说腐蚀协议中的至少一个参数腐蚀所说图形，在所说最终衬底上形成沟槽。

9．根据权利要求8的方法，其中步骤(b)和(e)的所说图形传递都包括在衬底表面上形成硬掩模。

10．根据权利要求8的方法，其中所说参数选自腐蚀时间、 腐蚀温度、腐蚀剂组分和偏压构成的组。

11．根据权利要求8的方法，其中步骤(c)和(f)的所说腐蚀包括反应离子腐蚀。

12．根据权利要求1的方法，其中电存储对应于所说图形的信息，并利用对应于所说预计最终芯片设计沟槽级半导体材料负载百分比的电输入和对应于由所说器件深沟槽图案形成的所说图形部分的电输入，用计算机程序确定虚设图案的所说布局图案。