[发明专利]半导体衬底及其制备方法

说明书

本发明涉及被称作SOI衬底之类的半导体衬底及其制备方法。

已公知制备以下述方式具有单晶半导体薄膜的SOI衬底的方法：即，使作为第一基板的Si晶片与作为第二基板的另一Si晶片通过置于两者之间的绝缘层键合，去除底面侧上的部分第一基板，从而使单晶半导体薄膜转移到第二基板上。

特别是，日本专利公开No.2608351和美国专利No.5371037所描述的利用多孔层的方法，是得到良好质量的SOI衬底的优良方法。

而且，美国专利No.5374564也公开了利用氢离子的离子注入和热处理形成的带有微气泡(microbubble)的层(多孔层)来制备SOI衬底方法。

本发明人根据上述专利的描述制备了SOI衬底，然后本发明人利用这些SOI衬底制造MOS晶体管并发现将该晶体管应用于高频电路中时，在晶体管和电路的高频性能方面需要进一步改进。

本发明的目的是提供一半导体衬底，它是适合以高生产率制造高频晶体管的SOI衬底。

本发明的另一目的是提供具有半导体层区的半导体衬底，并提供其制备方法，该半导体层区包括通过绝缘层形成在由半导体组成的支撑衬底上的单晶半导体，其中支撑衬底的成分使紧靠绝缘层之下的半导体表面部分是电阻率不小于100Ωcm的半导体，和/或使支撑衬底具有朝绝缘层沿其厚度方向电阻率增加的区域。

本发明的再一目的是提供制备半导体衬底的方法，包括将含有半导体层区的第一基板与第二基板键合的步骤以及去除第一基板并将半导体层区留在第二基板上的步骤，其中根据第二基板的成分，确定在进行键合步骤的气氛中n-型杂质的浓度和p-型杂质的浓度之间的数量关系。

本发明的另一目的是提供形成在半导体衬底中的半导体器件，该半导体衬底具有通过绝缘层形成在由半导体组成的支撑衬底上的单晶半导体构成的半导体层区，其中支撑衬底的成分使紧靠绝缘层之下的半导体表面部分是电阻率不小于100Ωcm的半导体，和/或使支撑衬底具有朝绝缘层沿其厚度方向电阻率增加的区域。

根据本发明优选实施例的制备半导体衬底的方法包括将含有半导体层区的第一基板与第二基板键合的步骤以及去除第一基板并将半导体层区留在第二基板上的步骤，其中键合步骤在n-型杂质的浓度小于p-型杂质浓度的气氛中进行，且第二基板在键合表面侧具有电阻率不小于100Ωcm的n-型半导体构成的部分。

根据本发明另一优选实施例的制备半导体衬底的方法包括将含有半导体层区的第一基板与第二基板键合的步骤以及去除第一基板并将半导体层区留在第二基板的步骤，其中键合步骤在p-型杂质的浓度小于n-型杂质浓度的气氛中进行，且第二基板在键合表面侧具有由p-型半导体构成的部分，p-型半导体的电阻率不小于100Ωcm。

根据本发明再一优选实施例的制备半导体衬底的方法包括将含有半导体层区的第一基板与第二基板键合的步骤和去除第一基板并将半导体层区留在第二基板上的步骤，其中键合步骤在p-型杂质的浓度小于n-型杂质浓度的气氛下完成，且第二基板具有由n-型半导体构成的部分，n-型半导体的电阻率不小于300Ωcm并且具有形成在键合表面侧的绝缘层。

根据本发明优选实施例的半导体衬底是具有半导体层区的半导体衬底，该半导体层区包括通过绝缘层形成在由半导体构成的支撑衬底上的单晶半导体，其中支撑衬底具有在绝缘层附近朝着绝缘层沿其厚度方向上电阻率增大的区域。

根据本发明优选实施例的另一半导体衬底是具有半导体层区的半导体衬底，该半导体层区包括通过绝缘层形成在由n-型半导体构成的支撑衬底上的单晶半导体，其中支撑衬底具有朝着绝缘层沿其厚度方向上电阻率减小的区域，且紧靠绝缘层之下的部分的电阻率不小于100Ωcm。

根据如上所述的本发明，在制备SOI衬底中，电阻率的下降限制在紧靠绝缘层之下的支撑衬底的表面附近。

图1A、1B和1C是表示本发明实旋例1的各步骤的示意截面图；

图2是表示用于本发明的清洁室中的键合空间的示意截面图；

图3是表示电阻率与各种支撑衬底深度之间的关系图；

图4A、4B、4C和4D是表示本发明实施例2的各步骤的示意截面图；

图5A、5B、5C和5D是表示本发明实施例3的各步骤的示意截面图；

图6A、6B和6C是表示本发明实施例4的各步骤的示意截面图；

图7是表示用于本发明的清洁室中提供的键合空间的示意截面图；

图8是表示电阻率与各种支撑衬底深度之间的关系图；

图9A、9B、9C和9D是表示本发明实施例5的各步骤的示意截面图；