[发明专利]积层电子元件

说明书

本发明是关于积层具有内部电极的陶瓷层，在此陶瓷层的积层体内部将具有把上述内部电极连成环绕状的电感器的积层电子元件。换言之，是关于在积层体内部将内部电极连成线圈状，构成电感器元件的积层电子元件。

上述的积层电子元件的制造所得到积层体的方法，具有浆液嵌入(slurry bult-in)法与薄膜贴合(sheet laminate)法2种。前者的浆液嵌入法，是将陶瓷浆(ceramic paste)与导电浆使用网版印刷等依序重叠涂敷而交替地形成陶瓷层与内部电极图案的方法。而后者的薄膜贴合法，是预先成型薄板状的陶瓷印刷电路薄膜，在此陶瓷印刷电路薄膜使用网版印刷等通过导电浆印刷内部电极图案，而将这些陶瓷印刷电路薄膜积层。

在包含由前一方法所制造的积层陶瓷电感器的积层复合电子元件中，形成于各陶瓷层的内部电极图案，除了其欲连接的端部外印刷陶瓷浆后，重叠于其内部电极图案端部藉助印刷导电浆，依序连接内部电极图案，最后连接成线圈状。

另外，包括由后一方法所制造的积层陶瓷电感器或将电感器积层的复合电子元件中，成形为各陶瓷印刷薄膜的内部电极图案，用设在陶瓷印刷薄膜的贯通导体依序连接成线圈状。

无论由何种方法所得到的积层体，最后都被烧成，再在露出于导体的两端面烧附导电浆，以形成外部电极。藉此就可获得积层电子元件。

像这样所制造的积层电子元件之中，例如，积层陶瓷电感器，是重叠于其积层体的积层方向以形成环绕的线圈状的内部电极，此部分内部电极的端部，作为引出电极导出于上述积层体的端面，在积层体端面连接外部电极。

第14图表示由薄膜贴合法所制造的积层陶瓷电感器的陶瓷层的积层构造。如第14图所示，积层体11积层多个陶瓷层1，1…，1，1’…，而成为一体。

在磁性体陶瓷层1，形成有内部电极5a～5d。这些内部电极5a～5d，经由贯通孔6，6……所设的贯通孔导体依序连接，在积层体11内部，重叠于其积层方向而环绕连成线圈状。由磁性陶瓷所成的陶瓷层1，1…将变成此线圈的磁心。

具有内部电极5a～5d的陶瓷层1，1…中，在第14图形成于上下端的陶瓷层1，1的内部电极5c，5d端部变成在积层体11所对向的一对端面分别导出的引出电极4，4。

在形成于上述内部电极5a～5d的陶瓷层1，1…两侧，积层有没有形成内部电极的陶瓷层1’，1’…即所谓空白的陶瓷层1’，1’…。

在这种积层体11的两端涂敷银浆等的导电浆，将此烧焙，并且，视其需要在其上电镀镍或施加软焊等以形成外部电极。在此外部电极电连接于导出在积层体11端面的上述引出电极4，4。藉此，如图所示，在由内部电极5a～5d所形成的电感两端外部电极变成连接状态。

并且，除了这种电感部分之外，也有组合电容器等而积层如LC元件的复合积层电子元件。

像这样的积层电子元件，若欲得到电感值不同的积层电子元件时，使在积层体11内部的内部电极5a～5d的圈数不同，或必须改变磁性体的导磁率。积层电子元件的外径尺寸，因被规格化，所以，若欲减少内部电极5a～5d的圈数时，就必需改变陶瓷层厚度，或减少形成内部电极5a～5d的陶瓷层1，1…的积层数，其结果没有形成内部电极5a～5d的空白陶瓷层1’，1’将由两侧积层更多。

当制造积层电子元件时，为了提高生产效率，实现形成陶瓷层1，1’的陶瓷印刷电路薄膜的标准化，必须用通用陶瓷印刷电路薄膜制造具有不同电感值的多规格的积层电子元件。这就意味着为使用透磁率不同的陶瓷层，或使用厚度不同的陶瓷层，制造不同规格的积层电子元件，必须预先准备许多种类的陶瓷印刷电路薄膜，则生产效率会降低。

另外，使用与制造高电感值的积层电子元件相同薄的陶瓷印刷电路，欲制造内部电极5a～5d的圈数少且更低电感值的积层电子元件时，必须减少形成内部电极5a～5d的陶瓷层1，1…的积层数。因此必须将积层于积层体11两侧的空白的陶瓷层1’，1’的积层数增多。

然而，若由薄积层陶瓷层制造具有低电感值的积层电子元件时，经由陶瓷层1，1…由所对向的内部电极间所获得的静电电容的存在，不能忽视积层电子元件的浮游电容。亦即，在得到内部电极5a～5d的圈数少，电感值小的积层陶瓷电感时，浮游电容已大到不能忽视程度，不能避免特性的降低。

本发明监于如现有技术的积层电子元件的问题，其目的是使用相同厚度的陶瓷印刷电路薄膜就可制造电感值不同的多规格的积层电子元件。并且，本发明的目的，是欲获得线圈的圈数少，电感值低的积层电子元件时，可使浮游电容更小。