[发明专利]具有延长的电迁移寿命的连接件

说明书

本发明涉及半导体器件，特别地，涉及半导体器件中的导体的延长的电迁移寿命。

半导体器件的制造包括器件的工作区域上面的层的金属连接件。关于半导体器件寿命的通常失效类型是由于导体材料的电迁移引起的失效。电迁移包括金属原子沿着载有大直流密度的金属导体的长度上的迁移。

半导体芯片的铝条状的连接件的累积长度一般为几米。铝连接件的宽度和厚度一般约在微米数量级。在高电流密度时，连接件的金属原子经受质量转移，其中使原子移动离开其正常位置并将它们淀积在其它位置上。由沿着连接件并靠近接触件处形成的空位、质量堆积和异常析出、层上的绝缘膜破裂、晶界开槽、局部加热和薄化都证实了质量转移效应。质量转移效应可导致材料从一个连接件延伸到另一连接件，结果造成短路。而且，在由电迁移产生的空位引起连接件或接触件破裂时，可能发生短路和/或性能下降。

电迁移寿命可以定义为由于电迁移失效类型而产生的器件的失效的平均时间(MTF)。为延长电迁移寿命，可以采用冗余层。冗余层一般表示为铝以外材料的衬里或湿润作用，以防止铝的质量转移。例如钛和钛/氮的钛化合物的冗余层已经表现出由于电迁移引起的质量转移的很大的减少。

铝连接件至周围绝缘材料(二氧化硅)的侧壁界面和铝晶粒边界已经被看作在金属淀积处理之后由金属减少所形成的主要的材料转移路径。可以通过向连接件处的周围绝缘材料上溅射钛和/或钛/氮的衬里以进行物理汽相淀积工艺(PVD)，例如是校准的或非校准的PVD。然后将连接件淀积在衬里上。通过这种方式，显著地减少了质量转移的量。然而，通过缩小连接件线之间的横向和垂直尺寸以防止电迁移质量转移更具挑战性。

因此，用于减小由电迁移产生的质量转移的方法是很需要的，以此可延长半导体器件的电迁移寿命。

一种半导体器件，包括具有已提高的可靠性的连接件。在衬底上形成衬里和导电层并构图以形成其底表面以衬里为衬的导体。在一个实施例中，通过电离金属等离子体物理汽相淀积处理来淀积衬里。这样的工艺减少导体中晶粒的倾斜分布和晶粒尺寸，使电迁移寿命延长。

图1-5示出在根据本发明的一个实施例中形成的具有导体的一部分半导体芯片的剖面图；

图6是现有技术中的相接触的衬里和金属的晶粒边界的简化图；

图7是根据本发明的晶粒边界的简化图，表示已减少的倾斜位移；和

图8是表示根据本发明制造的半导体器件的已延长的电迁移寿命的对数曲线图。

本发明涉及半导体器件，特别地，涉及延长半导体器件中的导体的电迁移寿命。根据本发明，采用衬里以减少导体材料晶粒的倾斜分布，以便延长导体的电迁移寿命。

在一个实施例中，采用电离金属等离子体物理汽相淀积(I-PVD或IMP)工艺来淀积衬里。通过IMP淀积衬里使衬里的原子形成高度定向的晶粒。当淀积金属连接件时，由于衬里而使得连接件的金属亦高度定向。这使得衬里金属和连接件金属之间的倾斜分布非常小，而且使导体中的晶粒很小，由此延长器件的寿命。

为便于说明，结合例如存储器集成电路的连接位线的连接器来描述本发明。然而，本发明的范围是较宽的，并适用于涉及电迁移的半导体集成电路。例如，包括各种存储器集成电路的集成电路，如随机存取储存器(RAMs)、动态随机存取储存器(DRAM)、同步动态随机存取储存器(SDRAMs)、视频随机存取储存器(VRAMs)或只读储存器(ROMs)。也适用于如埋入式DRAM-逻辑电路(埋入式DRAMs)、处理器集成电路、或者任何其它逻辑电路等的专用集成电路(ASICs)。通常，这些器件用在例如消费产品中，如计算机系统、蜂窝式电话、个人数字辅助设备(PDAs)，以及其它的电子产品。

参见图1，示出一个集成电路结构101的剖视图。如图所示，该结构包括一个衬底15，如硅晶片。也可以采用其它半导体衬底，如砷化镓、锗、绝缘体上硅(SOI)、或其它半导体材料。衬底例如可以用掺杂物质轻掺杂或重掺杂以达到所希望的电特性。

衬底15包括形成于衬底中和/或上的部件(未详细示出)。这些部件对应于构成一个集成电路的器件。包括在集成电路上的是预先确定的器件层20，其中希望与其它导电层相接触。虽然为了说明起见而将器件层在空间上置于部件上，但应明白，该层可以位于相同的层之内。器件层20例如表示下面的金属化层的一部分。或者，该器件层是高掺杂的硅、多晶硅层、或一部分任何类型的有源器件，例如晶体管的源极或漏极区。在一个实施例中，器件层20表示DRAM集成电路的位线。