[发明专利]电阻率测量用外延晶片的制备工艺

说明书

本发明一般涉及分析用外延晶片的制备工艺，特别是涉及用于电容-电压测量的p-型或n-型外延半导体晶片表面的制备工艺。

适用于制造集成电路的半导体晶片是通过从单晶硅锭切割薄晶片来制造的。切割之后，对晶片进行研磨处理，使其具有均匀的厚度。然后腐蚀晶片去除损伤，制造平滑表面。传统的晶片整形工艺中的最终工序是抛光工序，制成至少在晶片一面为高反射和无损伤的表面。在这种抛光表面上制造电器件。

通过外延淀积可以提高由硅晶片制造的电器件的性能。外延淀积是在结晶衬底上生长薄结晶层的工艺。例如，可以在重掺杂硅衬底晶片上生长轻掺杂硅外延层。这种结构可以在中等电流下获得高的器件工作速度。外延的其他优点包括对掺杂剂浓度分布的精确控制和杂质自由度。

把衬底晶片放入外延反应器，然后把载体气体引入反应器，例如氢气、多种硅基化合物之一，包括SiCl₄、SiHCl₃或SiH₂Cl₃，由此淀积外延层。一旦达到了要求的操作条件，硅基化合物与氢气载体气体之间的反应产生盐酸和纯硅，结果发生硅淀积。产生的硅被淀积在衬底晶片表面。持续淀积直至外延层生长到要求的厚度。

完成外延层淀积之后，在晶片的预定器件区域或其附近，评价晶片的某些典型性能。外延层性能，例如掺杂剂浓度分布、电阻率、斜率、平面区域等是表示层质量的因素。这些外延层性能大多数是通过电容-电压(“CV”)技术测量的，该技术首先涉及制备肖特基二极管。

肖特基二极管的制备涉及利用与待测材料表面接触的两个触点，形成电路。一般，肖特基二极管包括用外延层侧上的液态汞柱和非外延侧上的金属片例如钢片与硅晶片接触。可以采用传统的仪器和方法形成这些接触，包括“前侧下(front side down)”方法(例如MSI仪器，由MSI市售的)，和“后侧下(back side down)”方法(例如SSM仪器，由Solid State Measurement市售的)。

电容-电压测量是通过连续改变施加于晶片表面的电位来进行的。实验表明，待测晶片表面状态可以强烈影响用于CV测量的肖特基二极管的性能。这种影响主要是起因于如下因素，晶片存在的多数载流子可能流过或迁移穿过二极管的汞-硅界面形成的结。结果，可能损害测量的可靠性。为了防止发生这种迁移，结必须保持在整流状态。一般，通过采用已有技术的方式对晶片化学处理，实现这种整流状态(例如可见ASTM Recommendation F1392)。

采用的化学处理方法取决于待处理晶片的类型。例如，对于n-型晶片，化学处理一般包括在晶片表面上形成或生长薄氧化层。氧化层生长一般是通过在含氧化剂的溶液中浸渍晶片几分钟来实现的，氧化剂例如是硝酸、热过氧化氢或臭氧水。然后在去离子水中清洗晶片约10分钟，在氮气气氛中离心干燥。

对于p-型晶片，化学处理一般包括在HF浓溶液中处理晶片约30秒，或者在稀释HF溶液中处理晶片约5分钟(例如10份水中含1份HF的溶液)。然后用去离子水清洗晶片约10分钟，在氮气气氛中离心干燥。

这些制备n-型或p-型外延晶片表面的现行方法存在几种原因的问题。第一，使用强酸溶液给生产环境造成安全危害，加热这种溶液所产生的蒸汽对周围设备有害。第二，由于这些方法耗时，所以生产率降低，主要是由于这些是“湿法作业”方法，在能够进行下一步处理之前需要干燥晶片。第三，处理这种溶液获得足够的表面制备需要昂贵的设备。最后，在制备n-型晶片的情形，消耗大量的氢氟酸，明显增加了工艺花费。

从上述来看，仍旧需要一种制备n-型或p-型晶片表面的有效和成本经济的方法，以便能够获得精确可靠的CV测量。按连续方式精确有效地监视外延反应器性能的能力，对于外延晶片的生产是关键的，因为如果生产的晶片具有不可接受的掺杂剂浓度分布，外延反应器可以进行调节，防止再产生这种不可接受的晶片。

因此，本发明的目的在于，提供一种对其表面上具有n-型或p-型外延层的硅晶片性能进行评价的改进方法；提供一种待评价晶片表面不被弄湿的方法；提供一种用于电容-电压测量的n-型或p-型外延晶片的制备方法，可以提高安全性、有效性和成本效益。

概括地讲，本发明提供一种对其表面上具有n-型或p-型外延层的硅晶片进行评价的方法。在第一实施例中，在有氧条件下使晶片暴露在紫外线中，由此在n-型外延晶片上形成氧化层。然后对晶片进行电容-电压测量，评价外延层的性能。