[发明专利]码分多址通信系统中生成和分配编码码元的设备和方法无效
申请号: | 99806799.7 | 申请日: | 1999-05-31 |
公开(公告)号: | CN1303549A | 公开(公告)日: | 2001-07-11 |
发明(设计)人: | 朴昌洙;孔骏镇;姜熙原;金宰烈;卢宗善;粱景喆 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H04J13/02 | 分类号: | H04J13/02 |
代理公司: | 柳沈知识产权律师事务所 | 代理人: | 马莹 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 码分多址 通信 系统 生成 分配 编码 设备 方法 | ||
本发明背景
1.本发明领域
本发明通常涉及一种用于CDMA通信系统的数据传输设备和方法,特别涉及一种用于生成和分配码元的设备和方法,这种码元能防止在数据传输过程中信道性能的下降。
2.相关技术描述
目前,码分复用(CDMA)通信系统是基于IS-95标准实现的。但是,随着通信技术的发展,通信服务的用户数量显著增长。因此,很多方法都被提出来用于满足用户对高质量服务的不断增长的需求。这些方法的途径包括一种改进前向链路结构的方法。
对于已改进的前向链路结构,设计了一个前向链路基本信道用于TIA/EIA TR45.5会议中所提议的第三代多载波CDMA系统。在图1中说明多载波CDMA通信系统的前向链路结构。
参考图1,信道编码器10对输入数据进行编码,速率匹配器20对信道编码器10的码元输出进行转发并穿孔(puncture)。在此,信道编码器10的数据输入具有一个可变的比特率。速率匹配器20转发并穿孔信道编码器10的编码数据位(即码元)输出,从而为具有可变比特率的数据匹配码元率。信道交错器30对速率匹配器20的输出进行交错处理。代表性地采用块交错器作为交错器30。
长码发生器91生成一个与用户所使用的长码完全相同的长码。该长码是用户唯一的识别代码。因此,不同的长码被分配给各个用户。抽取器92对长码进行抽取以便将长码的速率与从交错器30输出的码元的速率进行匹配。加法器93将信道交错器30的输出与抽取器92的输出相加。代表性地采用异或门作为加法器93。
多路分解器40顺序地将加法器93的数据输出多路复用到多载波A、B和C。第一到第三二进位一四进位(binary-to-four)电平转换器51-53通过将输入数据“0”变成“1”、将输入数据“1”变成“-1”来转换多路分解器40输出的二进制数据的信号电平。第一到第三正交调制器61-63对从第一到第三电平转换器51-53输出的数据采用Walsh代码分别进行编码。在此,Walsh代码具有256位的长度。第一到第三扩展器71-73分别扩展第一到第三正交调制器61-63的输出。在此,QPSK(正交移相键控)扩展器可用作扩展器71-73。第一到第三衰减器(或增益控制器)81-83依据相应的衰减信号GA-GC,分别控制从第一到第三扩展器71-73输出的扩展信号的增益。这里,从第一到第三衰减器81-83输出的信号就成为不同的载波A、B和C。
在图1的前向链路结构中,具有R=1/3编码率的信道编码器10将输入数据编码成每一位3个编码的数据位(即码字或码元)。这种编码的数据位在进行速率匹配和信道交错之后被多路分解到三个载波A、B和C。
通过除去多路分解器40并仅使用一组电平转换器、正交调制器、扩展器和衰减器,图1所示的多载波CDMA通信系统就可以改为单载波CDMA通信系统。
图2是说明信道编码器10、速率匹配器20和信道交错器30的详细示图。在图2中,第一速率的数据由每20ms帧172位组成(全速率);第二速率的数据由每20ms帧80位组成(1/2速率);第三速率的数据由每20ms帧40位组成(1/4速率);第四速率的数据由每20ms帧16位组成(1/8速率)。
参考图2,第一到第四CRC发生器111-114生成对应于各个具有不同速率的输入数据的CRC位,并且将生成的CRC位加到输入数据中。具体的说,12位的CRC加到第一速率的172位数据中;8位的CRC加到第二速率的80位数据中;6位的CRC加到第三速率的40位数据中;6位的CRC加到第四速率的16位数据中。
第一到第四尾标位发生器121-124分别将8个尾标位加到已添加CRC的数据中。因此,第一尾标位发生器121输出192位;第二尾标位发生器122输出96位;第三尾标位发生器123输出54位;第四尾标位发生器124输出30位。
第一到第四编码器11-14对第一到第四尾标位发生器121-124输出的数据分别进行编码。在此,可以采用具有约束长度为K=9、编码率为R=1/3的卷积编码器作为编码器11-14。在这种情况下,第一编码器11将第一尾标位发生器121输出的192位数据编码成为全速率的576码元;第二编码器12将第二尾标位发生器122输出的96位数据编码成为1/2速率的288码元;第三编码器13将第三尾标位发生器123输出的54位数据编码成为1/4速率的162码元;第四编码器14将第四尾标位发生器124输出的30位数据编码成为1/8速率的90码元。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/99806799.7/2.html,转载请声明来源钻瓜专利网。